Elektrotechnik verilog

11

VHDL und Verilog sind die HDLs des Tages. Was sind die Vorteile für jemanden, der überhaupt keine Erfahrung mit HDLs hat?

94 vhdl verilog hdl

2

Inwiefern unterscheidet sich das ASIC-Design von der FPGA-HDL-Synthese?

Ich habe einige Erfahrungen mit FPGA / HDL-Tool-Suites wie Xilinx ISE, Lattice Diamond usw. gesammelt. Der allgemeine Workflow besteht darin, Verilog / VHDL zu schreiben, zu simulieren, zu testen und dann das FPGA zu programmieren. Ich habe ein paar Leute sagen hören, dass das ASIC-Design sehr unterschiedlich ist. Welche Toolsets …

42 fpga vhdl verilog software asic

9

Kann ein FPGA-Design größtenteils (oder vollständig) asynchron sein?

Wir hatten einen sehr kurzen FPGA / Verilog-Kurs an der Universität (vor 5 Jahren) und haben immer und überall Uhren verwendet. Ich beginne jetzt wieder mit FPGAs als Hobby, und ich kann nicht anders, als mich über diese Uhren zu wundern. Sind sie unbedingt erforderlich oder kann ein FPGA-basiertes Design …

39 fpga verilog

7

Lesbare und lehrreiche Implementierungen einer CPU in einer HDL

Können Sie eine lesbare und lehrreiche Implementierung einer CPU in VHDL oder Verilog empfehlen? Am liebsten etwas gut dokumentiertes. PS Ich weiß opencores, dass ich es mir ansehen kann , aber ich interessiere mich speziell für Dinge, die die Leute tatsächlich angeschaut und interessant gefunden haben. PS2. Tut mir leid, …

37 microprocessor fpga softcore verilog vhdl

10

Kostenlose IDE für VHDL und Verilog [geschlossen]

Ich interessiere mich für das Lernen von VHDL und Verilog. Ich habe mich gefragt, ob es eine kostenlose IDE für diese gibt.

29 vhdl verilog ide

7

Wie lerne ich HDL?

Ich habe einen Kurs in Digital Design in diesem Semester und liebe es einfach. Jetzt weiß ich, dass der Großteil der Arbeit im Bereich Embedded System und Digital Design zunächst auf Computersimulatoren erledigt und dann mithilfe von Hardware implementiert wird. Also habe ich mich gefragt, wie ich HDL lernen soll. …

24 simulation vhdl verilog hdl

6

Begrenzungs- / Synchronisationstechniken für serielle Protokolle

Da die asynchrone serielle Kommunikation auch heutzutage unter elektronischen Geräten weit verbreitet ist, sind viele von uns meiner Meinung nach von Zeit zu Zeit auf eine solche Frage gestoßen. Stellen Sie sich ein elektronisches Gerät Dund einen Computer vor, PCdie mit einer seriellen Leitung (RS-232 oder ähnlich) verbunden sind und …

24 serial communication protocol brushless-dc-motor hall-effect hdd scr flipflop state-machines pic c uart gps arduino gsm microcontroller can resonance memory microprocessor verilog modelsim transistors relay voltage-regulator switch-mode-power-supply resistance bluetooth emc fcc microcontroller atmel flash microcontroller pic c stm32 interrupts freertos oscilloscope arduino esp8266 pcb-assembly microcontroller uart level arduino transistors amplifier audio transistors diodes spice ltspice schmitt-trigger voltage digital-logic microprocessor clock-speed overclocking filter passive-networks arduino mosfet control 12v switching temperature light luminous-flux photometry circuit-analysis integrated-circuit memory pwm simulation behavioral-source usb serial rs232 converter diy energia diodes 7segmentdisplay keypad pcb-design schematics fuses fuse-holders radio transmitter power-supply voltage multimeter tools control servo avr adc uc3 identification wire port not-gate dc-motor microcontroller c spi voltage-regulator microcontroller sensor c i2c conversion microcontroller low-battery arduino resistors voltage-divider lipo pic microchip gpio remappable-pins peripheral-pin-select soldering flux cleaning sampling filter noise computers interference power-supply switch-mode-power-supply efficiency lm78xx

5

Warum sind abgeleitete Latches schlecht?

Mein Compiler beschwert sich über abgeleitete Latches in meinen kombinatorischen Schleifen ( always @(*), in Verilog). Mir wurde auch gesagt, dass gefolgerte Latches möglichst vermieden werden sollten. Was genau ist falsch an abgeleiteten Latches? Sie machen es sicherlich einfacher, kombinatorische Schleifen zu schreiben.

22 verilog hdl latch

6

Was ist der Unterschied zwischen Testen und Verifizieren?

Jedes Lehrbuch, das ich gesehen habe, macht einen großen Teil der Tatsache aus, dass Testen und Verifizieren zwei verschiedene Konzepte sind. Doch keiner von ihnen bietet eine klare (oder zumindest für mich klar genug) Unterscheidung. Um einen gewissen Zusammenhang zu schaffen, interessiere ich mich für die Überprüfung digitaler Hardware-Designs mithilfe …

15 vhdl verilog test system-verilog verification

3

Unterschied zwischen blockierender und nicht blockierender Zuweisung Verilog

Ich habe diese Seite http://www.asic-world.com/verilog/verilog_one_day3.html gelesen, als ich auf Folgendes gestoßen bin: Normalerweise müssen wir Flip-Flops zurücksetzen. Jedes Mal, wenn die Uhr von 0 auf 1 wechselt (Posedge), prüfen wir, ob ein Reset aktiviert ist (synchroner Reset), und fahren dann mit der normalen Logik fort. Wenn wir genau hinschauen, sehen …

15 verilog

2

Wie heißt dieser Operator in Verilog „+:“?

Ich gehe gerade einen Verilog-Testfall durch und habe eine Aussage gefunden assign XYZ = PQR_AR[44*8 +: 64]; Was bedeutet der Operator "+:"? Ich habe versucht, dies auf Google zu finden, aber keine relevante Antwort erhalten.

14 verilog

4

Wie arbeiten BJT-Transistoren im gesättigten Zustand?

Folgendes weiß ich über NPN-BJTs (Bipolar Junction Transistors): Der Basis-Emitter-Strom wird am Kollektor-Emitter HFE-mal verstärkt, so dass Ice = Ibe * HFE Vbeist die Spannung zwischen Basis-Emitter und liegt, wie bei jeder Diode, normalerweise bei 0,65V. Ich erinnere mich aber nicht daran Vec. Wenn Vbeniedriger als der Mindestschwellenwert ist, ist …

14 transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal

5

Was würde mich dazu bringen, Verilog oder VHDL gegenüber dem schematischen Design auf CPLDs oder FPGAs zu wählen?

Ich habe absolut keinen Hintergrund in programmierbarer Logik, ich benutze in meinen Projekten hauptsächlich Mikrocontroller, aber in letzter Zeit musste ich mit Video arbeiten und der Mikrocontroller ist einfach zu langsam für das, was ich brauchte, also habe ich angefangen, mit CPLDs zu spielen. Ich konnte mit der CPLD gute …

13 vhdl verilog programmable-logic

1

Verilog: XOR alle Vektorsignale zusammen

Angenommen, mir wird ein Vektor wire large_bus[63:0]der Breite 64 gegeben. Wie kann ich die einzelnen Signale zusammen XOR-verknüpfen, ohne sie alle auszuschreiben: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Ich bin besonders daran interessiert, dies für Vektoren zu tun, bei denen die Breite durch a angegeben …

13 verilog

6

Was ist die Motivation bei der Verwendung von Verilog oder VHDL über C?

Ich komme aus einem Programmier-Hintergrund und habe nicht zu viel mit Hardware oder Firmware rumgespielt (höchstens ein bisschen Elektronik und Arduino). Was ist die Motivation, Hardwarebeschreibungssprachen (HDL) wie Verilog und VHDL gegenüber Programmiersprachen wie C oder einigen Assemblys zu verwenden? Ist dieses Problem überhaupt eine Frage der Wahl? Ich habe …

12 verilog embedded hdl firmware

Als «verilog» getaggte Fragen