Elektrotechnik system-verilog

6

Was ist der Unterschied zwischen Testen und Verifizieren?

Jedes Lehrbuch, das ich gesehen habe, macht einen großen Teil der Tatsache aus, dass Testen und Verifizieren zwei verschiedene Konzepte sind. Doch keiner von ihnen bietet eine klare (oder zumindest für mich klar genug) Unterscheidung. Um einen gewissen Zusammenhang zu schaffen, interessiere ich mich für die Überprüfung digitaler Hardware-Designs mithilfe …

15 vhdl verilog test system-verilog verification

2

Unterschied zwischen >> und >>> in Verilog?

Was ist der Unterschied zwischen >>und >>>in Verilog / System Verilog? Ich weiß, dass ==nur für 1 und 0 ===getestet wird , während für 1, 0, X, Z getestet wird. Wie ähnelt das dem Schichtführer?

8 verilog system-verilog data-operator

3

Warum können Verzögerungen in Verilog nicht synthetisiert werden?

Ich habe immer gelesen, dass im RTL-Code deklarierte Verzögerungen niemals synthetisiert werden können. Sie sind nur für Simulationszwecke gedacht und moderne Synthesewerkzeuge ignorieren Verzögerungsdeklarationen im Code. Zum Beispiel: x = #10 y;wird als betrachtetx = y; vom Synthesewerkzeug . Was sind die Gründe, warum Verzögerungsdeklarationen in einer Hardwarebeschreibungssprache (z. B. …

8 verilog vlsi system-verilog asic

Als «system-verilog» getaggte Fragen