Elektrotechnik fpga

6

So führen Sie eine Approximation kleiner Werte für sqrt (x) auf einem FPGA durch

Ich versuche, eine Festkomma-Routine zu implementieren, bei der der Wert von für kleines berechnet wird , das sich nähert . Die Zielarchitektur ist ein FPGA. Ein Problem ist, dass sich diese Funktion nicht leicht für die Verwendung von Taylors Erweiterung eignet. Man kann sehen , dass für kleine Werte von …

8 fpga

1

Wie funktioniert eine PLL in einem FPGA?

Ich habe Altera-FPGAs aus dem letzten Jahr verwendet und möchte wissen, wie die darin enthaltenen PLLs funktionieren. Haben Sie wirklich irgendeine analoge Schaltung im Inneren, um den Phasenversatz zwischen VCO und externem Signal zu messen? Diese hübschen Stücke sind über einen weiten Frequenzbereich (derzeit 100 MHz und darüber hinaus sogar …

8 fpga pll

1

Trennen von zwei digitalen Hochgeschwindigkeits-ICs

Zuvor habe ich eine Leiterplatte mit diesem ADC-Chip entworfen . Es hat einen digitalen Bus mit 10 Signalen, von denen einige 40 MHz sind. Im Moment haben wir eine vierschichtige Leiterplatte und der ADC ist direkt mit einem Spartan-S6-FPGA mit ~ 1,5 "-Spuren verbunden, das über eine Grundebene läuft. Das …

8 fpga pcb-design connector signal-integrity

2

Übertragung von HDMI / DVI über ein FPGA ohne Unterstützung für TMDS

Ich hoffe, HDMI / DVI-D für mein nächstes FGPA-Projekt ausgeben zu können, aber mein FPGA bietet keine native Unterstützung für TMDS-Ausgänge. Das FPGA ist ein Spartan 3E und ich glaube, es unterstützt nur LVDS-Differenzsignale. Ich lese viel online über Differenzialsignale und habe eine allgemeine Vorstellung davon, wie es funktioniert, aber …

8 fpga differential spartan hdmi lvds

2

Warum sind Multiplikatoren 18x18 Bit in FPGAs?

Ich schaue mir verschiedene FPGAs für mein Dissertationsprojekt an und sehe immer wieder, dass die Multiplikatorblöcke 18x18 Bit groß sind. Warum ist das so? Warum sind sie nicht 16-Bit?

8 fpga

6

Wie misst man die Phasendifferenz zweier Signale gleicher Frequenz in einem FPGA?

Wie misst man die Phasendifferenz zweier Signale gleicher Frequenz in einem FPGA? Angenommen, ich habe zwei 150-MHz-Signale (intern im FPGA), die synchron zueinander sind, aber durch eine konstante Phasendifferenz ausgeglichen sind. Wie könnte ich dies messen? Ich habe bestehende Methoden eines Time-to-Digital-Wandlers auf einem FPGA untersucht, aber diese betreffen hauptsächlich …

8 fpga

3

VHDL: Wie kann der Open-Collector-Ausgang für FPGA richtig modelliert werden?

I2C verwendet Open-Collector-Ausgänge. FPGAs haben solche Ausgänge nicht. Sie haben jedoch Tri-State-Puffer. Wie sollte der Open-Collector-Ausgang in einer VHDL für ein FPGA definiert werden? Wie soll der Open-Collector-Ausgang in der Testbench hochgezogen werden? dh wie modelliert man den Pull-up-Widerstand zB auf einer SDA-Leitung, die Master mit Slave verbindet, in einer …

7 fpga vhdl i2c testbench

2

Muss ich mein FPGA-Design nach dem Start zurücksetzen?

Normalerweise initialisiere ich Statusregister meiner FSMs durch Angabe eines Anfangswertes in meinem VHDL-Code, sodass ich nach dem Start des konfigurierten FPGA keinen Rücksetzimpuls benötige. Das folgende Beispiel zeigt dies durch einen "Ringzähler", der nur alle Zustandsregister zusammenführt: library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity counter_init is port ( clock : …

7 fpga xilinx intel-fpga reset

1

Nachteile von Schmitt-Triggereingängen

Ich bin mit der Verwendung von Schmitt-Triggern bei der Schnittstelle mit Signalen mit niedriger Anstiegsgeschwindigkeit / sinusförmigen Wellenformen vertraut . In einem neueren Design habe ich unsere FPGA-E / A-Konfigurationen gesäubert und festgestellt, dass ich den Schmitt-Trigger für viele E / A-Pins eingeschaltet gelassen habe, die ihn nicht unbedingt benötigen …

7 fpga signal-integrity schmitt-trigger

4

Warum sieht mein Rechteck auf einem FPGA so aus?

Ich habe mein FPGA so programmiert, dass eine einfache 1-MHz-Rechteckfunktion erstellt wird. Wenn ich jedoch die resultierende Funktion auf meinem Oszilloskop anzeige, zeigt sie nach den Kanten eine gewisse Schwingung. Zuerst dachte ich, dies könnten die Fourier-Komponenten sein, aber das scheint nicht zu passen (z. B. ist es nicht symmetrisch). …

7 fpga fourier resonance crosstalk

1

Generieren Sie eine 100-Hz-Uhr aus einer 50-MHz-Uhr in Verilog

Ich habe eine DE0-Karte mit einer 50-MHz-Uhr, die ich in Verilog auf 100 Hz senken möchte. Könnte mir jemand mit dem Code helfen, um dies zu tun?

7 fpga verilog

1

Was passiert mit AVR-Registern während Mehrzyklusanweisungen?

Dies ist eher eine theoretische Frage ... (Auch meine erste zu Stack Overflow) Ich frage mich, was mit den Registern des Atmel AVR-Mikrocontrollers (dh ATTINY85) während eines Mehrzyklusbefehls passiert. Das heißt, es ADIWdauert zwei Zyklen, um einem Zwei-Byte-Register (Wortregister) ein Sofortregister hinzuzufügen. Ich stelle mir vor, dass während des ersten …

7 assembly microcontroller avr voltage oscilloscope microcontroller led transistors resistors integrated-circuit led resistors ohms-law usb resistors lithium-ion electromagnetism generator filter arduino current pwm signal filter power voltage digital-logic multiplexer inverter input transistors low-voltage power batteries power-electronics lipo frequency series fourier digital-logic integrated-circuit flipflop mips amplifier led current-source interrupts 8051 memory ram arm display tft rf antenna 433mhz memory microprocessor power-supply efficiency memory microcontroller fpga pcb pcb-design kicad eda voltage mosfet current-mirror microcontroller flipflop home-automation multimeter inductor wire inductance coil

1

Was sind ALMs, LEs und ALUTs?

Bedeutet ALM "Adaptives Logikmodul"? www.altera.com/literature/ds/ds_nios2_perf.pdf 1. Juli 2013 - Ein ALUT entspricht ungefähr 1,25 LEs. Bedeutet LE logisches Element und ALUT adaptive Nachschlagetabelle?

7 digital-logic fpga intel-fpga computer-architecture terminology

4

Warum haben FPGAs Latches, wenn sie fast nie verwendet werden?

Diese Frage ist eine Folgefrage der bestehenden Frage: "Wann werden Latches besser verwendet als Flip-Flops in einem fpga, das beides unterstützt?" . Wenn die Verwendung von Latches in FPGAs auf seltenste oder seltenste Situationen beschränkt ist, warum haben FPGAs überhaupt Latches? Ich meine, die meisten FPGA-Designs verwenden es nicht. Warum …

7 fpga verilog vhdl xilinx intel-fpga

3

Warum nicht SRAM für FPGA in der Bildverarbeitung?

Ich beginne mit der VHDL-Codierung und habe einige grundlegende Bildverarbeitungen auf meinem Entwicklungsboard durchgeführt. Ich habe festgestellt, dass die meisten FPGA-Entwicklungskarten häufig DRAM (SDRAM, DDRAM) als RAM verwenden. Zum Beispiel verwende ich eine FPGA-Entwicklungskarte von TERASIC und sie verwendet DRAM. Obwohl der DRAM-Speicher billiger zu sein scheint als der SRAM …

7 fpga vhdl sdram processing sram

Als «fpga» getaggte Fragen