Trennen von zwei digitalen Hochgeschwindigkeits-ICs


8

Zuvor habe ich eine Leiterplatte mit diesem ADC-Chip entworfen . Es hat einen digitalen Bus mit 10 Signalen, von denen einige 40 MHz sind.

Im Moment haben wir eine vierschichtige Leiterplatte und der ADC ist direkt mit einem Spartan-S6-FPGA mit ~ 1,5 "-Spuren verbunden, das über eine Grundebene läuft. Das System funktioniert trotz meiner Kenntnisse über digitales Hochgeschwindigkeitslayout einwandfrei .

Jetzt müssen wir jedoch ADC und FPGA in zwei separate Leiterplatten trennen. Wir werden also 10 digitale Signale (ca. 40 MHz) benötigen, die sich über 10 Zoll bewegen. Ich würde es vorziehen, die Strahlung des Kabels zu minimieren. Die hochohmigen ADC-Eingänge sind bereits abgeschirmt, aber ich denke, EMI ist wichtig, um dies kontinuierlich zu berücksichtigen.

Fragen:

  • Welche Art von Stecker / Kabel-Baugruppe soll verwendet werden? Die Welt der Steckverbinder ist für mich überwältigend. Sind IDC-Flachbandkabel bei 40 MHz ausreichend? Benötige ich 50-Ohm-Übertragungsleitungen? Diese schicken Mini-Koax-Bänder? Kann ich einen Industriestandard verwenden, der vormontiert ist und kein Vermögen kostet?
  • Wird mein FPGA (und insbesondere der ADC) überhaupt das 10- Zoll-Kabel ansteuern können ? Die Logik liegt bei 3,3 V-Pegeln. Das ADC-Datenblatt erwähnt sicher nicht einmal die Laufwerksstärke. Im Timing-Abschnitt wird dies jedoch angegeben 100Kohm Lastausgänge.
  • Muss ich das Design ändern, anstatt einfach die direkte Verbindung durch ein längeres Kabel zu ersetzen? Wie viel muss ich über Übertragungsleitungen wissen, um dieses Problem zu lösen? Ich habe zum Beispiel gehört, dass die Terminierung von FPGA-Signalen wichtig ist.

Ich weiß, dass SE breite Fragen hasst ... aber ich stehe immer noch in meiner EE-Ausbildung - bisher ist dies die komplizierteste Sache, an der ich gearbeitet habe.


1
Das IDC-Flachbandkabel war für IDE und SCSI bei dieser Geschwindigkeit in Ordnung - dies könnte ein Beispiel dafür sein.
pjc50

1
Eine gute Ressource, die ich benutze, ist: books.google.com/…
Voltage Spike

Sie könnten in Betracht ziehen, zu einem anderen ADC zu wechseln, der eine moderne serielle Differentialschnittstelle wie LVDS oder JESD204 [B] verwendet. Das wäre mit einem FPGA einfach zu handhaben und erleichtert Ihnen das Leben aus EMI / RFI-Sicht erheblich.
Pericynthion

Antworten:


4

40 MHz entsprechen einer Wellenlänge von 7,5 Metern. Solange Sie Ihre Anstiegs- und Abfallzeit beim Fahren begrenzen, um aufregende hohe Harmonische zu vermeiden, sollten Sie in der Lage sein, über 25 cm zu senden, ohne zu viel über Übertragungsleitungen und kontrollierte Impedanz nachzudenken.

Sind IDC-Flachbandkabel bei 40 MHz ausreichend?

Für diese Entfernung würde ich ja sagen. Stellen Sie so viele Erdungsleitungen bereit, wie Sie sich leisten können, um ein Übersprechen zwischen den Fahrspuren zu vermeiden und Strahlung und Interferenzen zu reduzieren.

Kann mein FPGA (und insbesondere der ADC) überhaupt das 10-Zoll-Kabel ansteuern?

Sie können die Kapazität der Leitung berechnen und anhand des FPGA-Datenblattes überprüfen.

Oder Sie können einfach mit einem 74LVC244 oder einem anderen Logikpufferteil puffern und Sie werden gut. Ich würde an jedem Ausgang einen Platz für einen Vorwiderstand bereitstellen, damit Sie bei Bedarf die Anstiegs- und Abfallzeiten verlängern können.

Im Timing-Bereich geben sie jedoch 100-kOhm-Lastausgänge an.

In diesem Fall (für die ADC-Ausgänge) ist eine Pufferung wahrscheinlich eine gute Idee.


Vielen Dank! Die Kapazität der Leitung bezieht sich auf pF / ft (oder Äquivalent)? Oder ist es die Kapazität zur Erde? Was ist die entsprechende Zahl, die im FPGA-Datenblatt überprüft werden muss?
Keegan Jay

Berücksichtigen Sie beide Quellen der Lastkapazität. Sehen Sie im FPGA-Datenblatt nach, welche kapazitive Last sie für den Logikstandard angeben, den Sie verwenden möchten.
Das Photon

1
Das Puffern des ADC ist in diesem Fall eine sehr gute Idee, um zu verhindern, dass AGND und AVcc des ADC als Laufwerksreferenzen verwendet werden!
ThreePhaseEel

1
Es hat eine separate DVDD, aber AGND und DGND sind dieselbe Ebene (wie im Datenblatt vorgeschlagen). Wie verhindert die Pufferung, dass GND als Laufwerksreferenz verwendet wird? Alles bezieht sich auf GND.
Keegan Jay

1
Was genau der beste Weg ist, hängt von Details ab, die Sie nicht geteilt haben. Es kann keine völlig separate Masse haben, da dann die Signale vom ADC zu den Puffern nicht funktionieren würden. Es sollte jedoch angeschlossen werden, damit die Rückströme von den Puffern nicht in den ADC eingekoppelt werden.
Das Photon
Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.