Zuvor habe ich eine Leiterplatte mit diesem ADC-Chip entworfen . Es hat einen digitalen Bus mit 10 Signalen, von denen einige 40 MHz sind.
Im Moment haben wir eine vierschichtige Leiterplatte und der ADC ist direkt mit einem Spartan-S6-FPGA mit ~ 1,5 "-Spuren verbunden, das über eine Grundebene läuft. Das System funktioniert trotz meiner Kenntnisse über digitales Hochgeschwindigkeitslayout einwandfrei .
Jetzt müssen wir jedoch ADC und FPGA in zwei separate Leiterplatten trennen. Wir werden also 10 digitale Signale (ca. 40 MHz) benötigen, die sich über 10 Zoll bewegen. Ich würde es vorziehen, die Strahlung des Kabels zu minimieren. Die hochohmigen ADC-Eingänge sind bereits abgeschirmt, aber ich denke, EMI ist wichtig, um dies kontinuierlich zu berücksichtigen.
Fragen:
- Welche Art von Stecker / Kabel-Baugruppe soll verwendet werden? Die Welt der Steckverbinder ist für mich überwältigend. Sind IDC-Flachbandkabel bei 40 MHz ausreichend? Benötige ich 50-Ohm-Übertragungsleitungen? Diese schicken Mini-Koax-Bänder? Kann ich einen Industriestandard verwenden, der vormontiert ist und kein Vermögen kostet?
- Wird mein FPGA (und insbesondere der ADC) überhaupt das 10- Zoll-Kabel ansteuern können ? Die Logik liegt bei 3,3 V-Pegeln. Das ADC-Datenblatt erwähnt sicher nicht einmal die Laufwerksstärke. Im Timing-Abschnitt wird dies jedoch angegeben 100Kohm Lastausgänge.
- Muss ich das Design ändern, anstatt einfach die direkte Verbindung durch ein längeres Kabel zu ersetzen? Wie viel muss ich über Übertragungsleitungen wissen, um dieses Problem zu lösen? Ich habe zum Beispiel gehört, dass die Terminierung von FPGA-Signalen wichtig ist.
Ich weiß, dass SE breite Fragen hasst ... aber ich stehe immer noch in meiner EE-Ausbildung - bisher ist dies die komplizierteste Sache, an der ich gearbeitet habe.