Elektrotechnik fpga

2

Verilog UART Transmitter sendet Bytes außer Betrieb

Ich habe den folgenden Verilog-Code, der nach dem Drücken einer Taste nacheinander 8 Bytes an die serielle Schnittstelle sendet. Das Problem ist, dass die Bytes nicht in der richtigen Reihenfolge gesendet werden, was ich erwarten würde. Wenn ich zum Beispiel die Bytes 0xDE, 0xAD, 0xBE, 0xEF, 0xDE, 0xAD, 0xBE, 0xEF …

7 fpga verilog uart

2

ASIC-Verfeinerung Muss ich alle möglichen Kombinationen überprüfen?

Ich mache derzeit eine ASIC Black Box-Überprüfung. Angenommen, ich habe ein Modul mit 200 Eingangsports mit jeweils 12 Bit Breite und einen Ausgangsport mit 64 Bit Breite. Sagen wir, es ist rein kombinatorisch im Inneren. [11:0] +------------+ inputport 0 ------/------> | | . -------------> | | [63:0] . -------------> | …

7 asic lithium microcontroller opto-isolator ttl mains accelerometer sampling fft cellphone mobile sensor analog dc photodiode pnp arduino relay solid-state-relay audio verilog counter synthesis arduino transistors npn digital-logic linux jtag led current design signal power-supply voltage-regulator switch-mode-power-supply atx microcontroller adc multimeter voltage-divider vhdl iphone fuses microcontroller identification microcontroller avr pwm arduino power msp430 xbee transistors digital-logic measurement capacitance microcontroller programming cortex-m3 audio switches analog ac amplifier device history power control-system voltage heat hard-drive cases physical-design digital-logic voltage-measurement xbee pir battery-charging resistors heat fpga dac transformer emc shielding power fpga programmable-logic microcontroller batteries battery-charging multimeter repair hdl computer-architecture connector ethernet pinout

3

Wann wird ein FPGA anstelle einer CPLD bevorzugt und umgekehrt?

Ich beginne mit programmierbarer Logik und verwende hauptsächlich die schematische Eingabe. (Hey, ich sehe gerne den Schaltplan anstelle von VHDL / VERILOG: P) Ich habe ursprünglich eine Xilinx-CPLD mit 128 Makrozellen verwendet, und das Design verfügt über einen Datenbus und verwendet häufig Tri-State-Puffer. Es stellte sich heraus, dass es nicht …

7 fpga programmable-logic

4

Verschiedene Addierer-Implementierungen

Ich stelle eine ALU zusammen, die ich auf einem FPGA synthetisieren möchte. Der Carry-Look-Ahead-Addierer ist derjenige, den viele im Gegensatz zum Ripple-Carry-Addierer verwenden. Ein Gedanke kam mir jedoch in den Sinn. Die Ripple-Carry-Addierer, die ich zuvor zusammengestellt habe, haben einfach eine Reihe von Ein-Bit-Volladdierern, die miteinander verbunden sind. Was wäre, …

7 fpga verilog speed optimization

4

Gibt es eine gute Referenz für die Implementierung digitaler Architekturen von Gleitkomma-Arithmetikoperationen? [geschlossen]

Geschlossen. Diese Frage ist nicht zum Thema . Derzeit werden keine Antworten akzeptiert. Möchten Sie diese Frage verbessern? Aktualisieren Sie die Frage so dass es beim Thema für Elektrotechnik Stapel Börse. Geschlossen vor 2 Jahren . Ich mache ein Diplomarbeitsprojekt. Ich muss eine FPGA-Implementierung eines neuronalen Netzwerks durchführen. Ich möchte …

7 fpga books vhdl floating-point

6

Sind FPGAs so leistungsfähig wie die Anzahl ihrer Gates?

Angenommen, ich habe ein 1-Millionen-Gate-FPGA. Ich habe einige Prozessoren auf OpenCores gefunden, die nur 50.000 Gates benötigen. Wäre es also möglich, beispielsweise einen 8-Kern-Prozessor mit einem solchen FPGA herzustellen? Oder gibt es Grenzen für FPGAs, wenn es darum geht, massiv parallele Dinge zu implementieren? Tut mir leid, wenn es neu …

7 fpga

Als «fpga» getaggte Fragen