Ich bin mit der Verwendung von Schmitt-Triggern bei der Schnittstelle mit Signalen mit niedriger Anstiegsgeschwindigkeit / sinusförmigen Wellenformen vertraut . In einem neueren Design habe ich unsere FPGA-E / A-Konfigurationen gesäubert und festgestellt, dass ich den Schmitt-Trigger für viele E / A-Pins eingeschaltet gelassen habe, die ihn nicht unbedingt benötigen (diese Pins werden von MCUs / Puffern gespeist, die dies tun haben Anstiegsraten in der Größenordnung von Nanosekunden, also sehr schnell).
Ich kann mir einen Grund ausdenken, Schmitt-Trigger für ein langsam ansteigendes Signal zu verwenden, aber ich kann die Frage nicht selbst beantworten. Sind ihre Nachteile die Verwendung eines Schmitt-Triggers für einen schnellen Eingang? Diese Signale sind langsam in dem Sinne, dass sie nicht periodisch sind (Leistungsfreigaben usw.), sondern schnelle Flankenraten aufweisen (z. B. Anstiegs- / Abfallzeiten von 5 bis 10 ns).
Ich habe sie in meinem Entwurf deaktiviert - diese Frage dient mehr meiner eigenen Erbauung als allem anderen und um zu rechtfertigen, warum sie deaktiviert sein sollten.
Bei dem fraglichen FPGA handelt es sich um das Actel IGLOO (glaube nicht, dass es eine Bedeutung hat, sondern nur zu Ihrer Information).
