Computerwissenschaften cpu-cache

2

Was passiert mit dem Cache-Inhalt bei einem Kontextwechsel?

Was passiert in einem Multicore-Prozessor mit dem Inhalt des Cache eines Kerns (z. B. L1), wenn in diesem Cache ein Kontextwechsel stattfindet? Ist das Verhalten von der Architektur abhängig oder ist es ein allgemeines Verhalten, das von allen Chipherstellern befolgt wird?

50 computer-architecture operating-systems cpu-cache

2

Sind generationsübergreifende Garbage Collectors von Natur aus Cache-freundlich?

Ein typischer Garbage Collector der Generation speichert kürzlich zugewiesene Daten in einem separaten Speicherbereich. In typischen Programmen sind viele Daten nur von kurzer Dauer. Daher ist das häufige Sammeln von jungem Müll (ein kleinerer GC-Zyklus) und das seltene Sammeln von altem Müll ein guter Kompromiss zwischen Speicheraufwand und Zeitaufwand für …

38 programming-languages computer-architecture cpu-cache garbage-collection

3

Was macht der Prozessor, während er auf einen Hauptspeicherabruf wartet?

Unter der Annahme, dass die Cache-Anforderungen l1 und l2 zu einem Fehler führen, bleibt der Prozessor stehen, bis auf den Hauptspeicher zugegriffen wurde? Ich habe von der Idee gehört, zu einem anderen Thread zu wechseln. Wenn ja, womit wird der blockierte Thread aufgeweckt?

26 computer-architecture cpu-cache cpu-pipelines

3

Das Parallelisieren von zufälligen Lesevorgängen scheint gut zu funktionieren - warum?

Betrachten Sie das folgende sehr einfache Computerprogramm: for i = 1 to n: y[i] = x[p[i]] Hier und sind -Glied Arrays von Bytes, und ist eine -Glied Array von Wörtern. Hier ist groß, z. B. (so dass nur ein vernachlässigbarer Teil der Daten in einen beliebigen Cache-Speicher passt).xxxyyynnnpppnnnnnnn=231n=231n = 2^{31} …

18 parallel-computing cpu-cache memory-hardware

5

Wie berechnet man die Anzahl der Tag-, Index- und Offset-Bits verschiedener Caches?

Speziell: 1) Ein direkt zugeordneter Cache mit 4096 Blöcken / Zeilen, in denen jeder Block 8 32-Bit-Wörter enthält. Wie viele Bits werden für die Tag- und Indexfelder benötigt, wenn eine 32-Bit-Adresse angenommen wird? 2) Gleiche Frage wie 1), aber für voll assoziativen Cache ? Korrigieren Sie mich, wenn ich falsch …

18 computer-architecture cpu-cache

1

Speicherkonsistenz vs. Cache-Kohärenz

Stimmt es, dass die sequentielle Konsistenz eine stärkere Eigenschaft als die Cache-Kohärenz ist? Gemäß Sorin, Daniel J; Hill, Mark D; Wood, David A: Eine Einführung in Speicherkonsistenz und Cache-Kohärenz , Morgan & Claypool, 2011 sequentielle Konsistenz kann beschrieben werden als (nicht formal): Das sequentielle Konsistenzspeichermodell gibt an, dass das System …

16 computer-architecture cpu-cache shared-memory

1

Wie funktioniert ein TLB- und Datencache?

Ich versuche, für eine Prüfung zu lernen, und habe festgestellt, dass ich verwirrt bin, wie der TLB und der Datencache funktionieren. Ich verstehe, dass der TLB im Wesentlichen ein Cache der zuletzt verwendeten physischen Adressen ist. Ich habe mir jedoch ein Diagramm in meinem Lehrbuch angesehen (siehe unten) und verstehe …

15 computer-architecture cpu-cache virtual-memory

6

Finden des maximalen XOR von zwei Zahlen in einem Intervall: Können wir es besser machen als quadratisch?

Nehmen wir an, wir haben zwei Zahlen lll und und wollen für l \ le i, \, j \ le r finden .max ( i ⊕ j ) l ≤ i ,rrrmax(i⊕j)max(i⊕j)\max{(i\oplus j)}l≤i,j≤rl≤i,j≤rl\le i,\,j\le r Der naive Algorithmus überprüft einfach alle möglichen Paare; Zum Beispiel in Ruby hätten wir: def …

14 algorithms algorithms machine-learning statistics testing terminology asymptotics landau-notation reference-request optimization scheduling complexity-theory time-complexity lower-bounds communication-complexity computational-geometry computer-architecture cpu-cache cpu-pipelines operating-systems multi-tasking algorithms algorithm-analysis education correctness-proof didactics algorithms data-structures time-complexity computational-geometry algorithms combinatorics efficiency partitions complexity-theory satisfiability artificial-intelligence operating-systems performance terminology computer-architecture

1

Forschung zur Bewertung der Leistung von Cache-Vergessenheit in der Praxis

Cache-vergessene Algorithmen und Datenstrukturen sind eine ziemlich neue Sache, die von Frigo et al. in Cache-vergessenen Algorithmen, 1999 . Prokops Dissertation aus dem gleichen Jahr stellt auch die frühen Ideen vor. Das Papier von Frigo et al. präsentieren einige experimentelle Ergebnisse, die das Potenzial der Theorie und der Cache-vergessenen Algorithmen …

14 algorithms data-structures computer-architecture reference-request cpu-cache

3

Der CPU-Cache wird von welcher Softwarekomponente verwaltet?

CPU-Caches werden durch Ausnutzung der zeitlichen und räumlichen Lokalität verwendet. Meine Frage ist, wer für die Verwaltung dieser Caches verantwortlich ist. Ist dies ein Betriebssystem, das ein bestimmtes Zugriffsmuster identifiziert und dann den Cache mithilfe von Betriebssystemfunktionsaufrufen auf niedriger Ebene verwaltet (dh speichert)?

9 computer-architecture cpu-cache

2

Wechsel vom Kernel-Modus zum Benutzermodus (und umgekehrt)

Ich lese das Betriebssystembuch von Galvin. Galvin erklärt, was sind Kernel- und Benutzermodi, Befehlsberechtigungen für beide Modi und auch über das Modusbit. Aber ich bin interessiert zu wissen, wie sich der Modus von einem zum anderen ändert. Grundsätzlich möchte ich folgende Frage lösen: Eine CPU verfügt über zwei Modi: privilegiert …

8 computer-architecture operating-systems memory-management cpu-cache memory-access

2

Wird das Aliasing-Problem in einem virtuell indizierten, physisch markierten Cache angezeigt?

Grundsätzlich und als einfache Methode können wir auf den Cache mit der physischen Adresse zugreifen, die vom TLB stammt. Als weitere Methode können wir jedoch mit der virtuellen Adresse auf den Cache zugreifen . In diesem Fall liegt jedoch ein Aliasing-Problem vor, wenn der Cache zwischen den Kontextwechseln nicht vollständig …

7 computer-architecture cpu-cache

1

Warum ist die Ruhekonsistenz zusammengesetzt, die sequentielle Konsistenz jedoch nicht?

Ich habe Probleme beim Vergleich dieser beiden Speicherkonsistenzmodelle. Im Wesentlichen aus Gründen der sequentiellen Konsistenz denke ich an echten Code wie diesen: int x, y; void ThreadA() { x = 20; //Write int a = y; //Read } void ThreadB() { y = 20; int b = x; } In …

7 concurrency cpu-cache threads shared-memory

Als «cpu-cache» getaggte Fragen