Elektrotechnik timing

13

Software zur Erstellung von Zeitdiagrammen

In meinem Berufsleben muss ich manchmal Zeitdiagramme für Protokolle erstellen: UART , SPI usw. Es sind jedoch keine guten Programme verfügbar. Welche Programme können dafür empfohlen werden und wie ist die Erfahrung mit ihnen?

33 communication spi uart timing drawing

3

Warum sehe ich für einige logische Einsen eine seltsame "Kerbe" in der Datenleitung?

Ich versuche, einen Z80 Homebrew-Computer zu bauen, um Spaß am Retrocomputing zu haben und mir die Grundlagen des elektronischen Designs beizubringen. Zum Proof-of-Concept habe ich in den vergangenen Wochen bereits erfolgreich ein Basissystem auf Steckbrettern aufgebaut. Der aktuelle Prototyp ist extrem einfach. Ich verwendete einen 4-MHz-Quarz, der von einem 74HCT04-Pierce-Oszillator …

15 embedded logic-gates signal-integrity timing z80

5

Warum funktioniert das Race Hazard Theorem?

Für diejenigen, die es nicht wissen, besagt das Race Hazard Theorem (RHT): A x B + A 'x C = A x B + A' x C + B x C Ich verstehe den anderen Teil des RHT, über Zeitverzögerungen und dergleichen, aber ich verstehe nicht, warum die obige logische …

12 digital-logic logic-gates timing race-condition

4

Timing-Genauigkeit des MIDI-Sequenzers mit dem Arduino

Ich baue diese Musiksequenzer . Nur ist es nicht gerade ein Sequenzer, es ist eine physische Schnittstelle für einen Sequenzer. Der Sequenzer ist eine Anwendung, die auf einem Laptop ausgeführt wird, mit dem der Sequenzer verbunden ist. Auf diese Weise kann der Benutzer Drum-Loops im laufenden Betrieb erstellen. Es macht …

11 arduino timing midi

3

Arduino: bessere Mikrosekundenauflösung als Mikros ()?

In der Dokumentation zu micros () wird darauf hingewiesen, dass der Rückgabewert immer ein Vielfaches von 4 ist. Gibt es eine Möglichkeit, einen Mikrosekundenklick mit höherer Auflösung zu erzielen, vorzugsweise bis auf 1 Mikrosekunde? Das Herunterfallen auf den AVR-Wert ist akzeptabel.

11 arduino timing

2

ASIC-Zeiteinschränkungen über die DEZA: Wie kann ein gemultiplexter Takt korrekt angegeben werden?

Einführung Nachdem ich im Internet und in einigen Schulungskursen mehrere, manchmal widersprüchliche oder unvollständige Informationen zum korrekten Erstellen von Zeitbeschränkungen im DEZA-Format gefunden habe , möchte ich die EE-Community um Hilfe bei einigen allgemeinen Taktgenerierungsstrukturen bitten, auf die ich gestoßen bin. Ich weiß, dass es Unterschiede gibt, wie man eine …

10 clock timing constraints sdc

3

Prozess-Timing auf FPGA

Ich bin neu bei fpgas und es gibt einige zeitliche Feinheiten, die ich nicht sicher verstehe: Wenn alle meine synchronen Prozesse an derselben Flanke ausgelöst werden, bedeutet dies, dass meine Eingaben an einer steigenden Flanke und an meiner erfasst werden Ausgänge ändern sich an .. der gleichen Flanke? die nächste …

10 digital-logic fpga timing

3

Was ist eine Zeitbeschränkung für falsche Pfade?

Was genau sind in der FPGA-Welt falsche Pfadbeschränkungen für einen HDL-Compiler? Warum sind sie nützlich?

10 fpga timing hdl

4

Zeitbeschränkung für Bussynchronisierschaltungen

Ich habe eine Bussynchronisationsschaltung zum Weiterleiten eines breiten Registers über Taktdomänen. Ich werde eine vereinfachte Beschreibung bereitstellen, wobei die asynchrone Rücksetzlogik weggelassen wird. Die Daten werden auf einer Uhr generiert. Updates sind viele (mindestens ein Dutzend) Taktflanken voneinander entfernt: PROCESS (src_clk) BEGIN IF RISING_EDGE(clock) THEN IF computation_done THEN data <= …

10 fpga clock timing sdc

2

Schlechtes Augendiagramm, wo soll ich anfangen zu suchen?

Ich versuche, ein 100-Mbit-Ethernet-Board zu debuggen, und stoße auf ein Problem, das ich nur schwer lösen kann. Dies ist das Augendiagramm für das Sendepaar. Das Empfangspaar ist sehr ähnlich. Es ist ein LAN8700-PHY, und ich habe die MII-Schnittstelle effektiv deaktiviert, sodass der PHY IDLE-Codesequenzen überträgt. Es wird gemäß Datenblatt in …

10 ethernet timing signal-integrity troubleshooting

3

Wie kann ich einen sehr einfachen asynchronen DRAM-Controller implementieren?

Ich möchte wissen, wie man einen asynchronen Bare-Bones-DRAM-Controller erstellt. Ich habe einige 30-polige 1MB SIMM 70ns DRAM-Module (1Mx9 mit Parität), die ich in einem Homebrew-Retro-Computerprojekt verwenden möchte. Leider gibt es kein Datenblatt für sie, daher habe ich mich für den Siemens HYM 91000S-70 und "Understanding DRAM Operation" von IBM entschieden. …

9 memory timing dram 7400

2

SPI-Uhr auf PIC instabil

Ich versuche, das MSSP-Modul eines PIC18F25K22 im SPI-Master-Modus zu konfigurieren . Ich schaue auf das Timing und die Uhr bleibt nicht während der gesamten Übertragung stabil. Ein Bild zeigt es besser als Worte. Nachdem ein Bit gesendet wurde, verkürzt sich die Uhr und nicht jedes Mal um den gleichen Betrag. …

8 pic spi timing

2

Wie treffen kommerzielle Mikroprozessoren das Timing mit einer Gigahertz-Uhr?

Ich habe Probleme damit, dass ein relativ einfaches FPGA-Design (für einen Altera Cyclone IV) das Timing für die von einem 250-MHz-Takt gesteuerte Logik erfüllt. Ich frage mich daher, wie es kommerziellen Mikroprozessoren (wie dem Intel Core i7) gelingt, das Timing bei Taktfrequenzen zu erreichen, die um eine Größenordnung höher sind. …

8 fpga microprocessor timing

3

Warum gibt es eine maximale Zeit für die Länge des Schreibimpulses, um in ein EEPROM zu schreiben?

Ich lerne immer noch selbst etwas über Elektronik. Bitte nehmen Sie Kontakt mit mir auf. Die EEPROMs, auf die ich gestoßen bin ( zum Beispiel dieses, bei dem t_wp max 1000 ns beträgt), haben alle ein Zeitlimit für den Schreibimpuls (ich denke, dies wird als Schreibimpulsbreite bezeichnet). Ich bin nur …

7 datasheet eeprom timing

2

Warum benötigt der Mikrocontroller viele Taktzyklen, um mit der PLL-Taktquelle zu starten?

Ich habe das ATTiny85- Datenblatt durchgesehen und auf Seite 26 festgestellt, dass bei einer PLL-Taktquelle die schnellste Startzeit 14CK + 1K (1024) CK + 4 ms beträgt. Interpretiere ich falsch, was sie mit 1K CK meinen, oder braucht die PLL Zeit zum Einrichten? Im Vergleich zu anderen Taktquellen scheint es …

7 attiny timing pll

Als «timing» getaggte Fragen