Ich lerne immer noch selbst etwas über Elektronik. Bitte nehmen Sie Kontakt mit mir auf.

Die EEPROMs, auf die ich gestoßen bin ( zum Beispiel dieses, bei dem t_wp max 1000 ns beträgt), haben alle ein Zeitlimit für den Schreibimpuls (ich denke, dies wird als Schreibimpulsbreite bezeichnet). Ich bin nur neugierig, aber

1) Was ist der Grund, warum EEPROMs diese Obergrenze haben?

2) Gibt es parallele EEPORMs ohne zeitliche Obergrenze?

Bitte beachten Sie, dass ich nicht nach der Begrenzung der Anzahl der Schreibvorgänge in ein EEPROM frage.

Es gibt zwei Gründe, warum ich mir eine Begrenzung der Schreibimpulslänge vorstellen kann:

1. Wenn das Teil dynamische Latches verwendet, um die Adresse zu speichern, können diese Latches ihren Wert möglicherweise nur für eine bestimmte Zeitdauer halten. Da die Adresse an der fallenden Flanke von / CE & / WE zwischengespeichert ist, der Schreibvorgang jedoch erst mit der ansteigenden Flanke beginnt, kann dies dazu führen, dass der Chip einen Schreibbefehl erhält, der relativ zur Zeit, die zum Abschließen eines Schreibzyklus erforderlich ist, lang ist Dynamische Latches, die die Adresse vergessen, bevor der Schreibzyklus abgeschlossen ist.

2. Wenn das Gerät übermäßig lange Schreibzyklen ablehnt, kann dies dazu beitragen, fehlerhafte Schreibvorgänge zu vermeiden, wenn ein Systemvorgang unterbrochen wird (z. B. durch Stromausfall). Wenn dies jedoch der beabsichtigte Zweck wäre, würde ich eine Spezifikation erwarten, die angibt, dass Schreibimpulse innerhalb eines bestimmten Bereichs garantiert akzeptiert werden, Schreibimpulse, die außerhalb eines größeren Bereichs liegen, garantiert ignoriert werden und solche zwischen den beiden Bereiche können willkürlich akzeptiert oder ignoriert werden.

In beiden Fällen scheinen 1000 ns ein merkwürdig kurzes Maximum zu sein. Die Adresse muss für einen gesamten Schreibzyklus gehalten werden, daher müssen alle dynamischen Latches in der Lage sein, damit umzugehen. Wenn das Zykluslimit vor streunenden Schreibereignissen schützen soll, sollte es trivial gewesen sein, es so zu konstruieren, dass es mit Systemen verwendet werden kann, die mit langsamen Taktraten laufen, und hätte die Benutzerfreundlichkeit verbessert.

Ich gehe davon aus, dass sich Ihre Frage auf parallele EEPROMs bezieht.

Der Schreibimpuls (Zeit) ist eine Mindestspezifikation und hat typischerweise keine Obergrenze. Mit anderen Worten, die angegebene Zeit begrenzt die Schreibgeschwindigkeit (Bits / Bytes / Wörter pro Sekunde), aber die Chips arbeiten mit jeder niedrigeren Schreibrate.

Hier ist zum Beispiel das Datenblatt für das 26C64-Schreib-Timing:

Beachten Sie, dass es keine Obergrenze für das Chipauswahl- oder Schreib-Timing gibt.

Zusatz:

Der 28C16, den Sie in den Kommentaren angesprochen haben, zeigt eine Einschränkung der frühen EEPROMs ... sie benötigten eine höhere Schreibspannung für den Zellenschreib- / Löschzyklus.
Dies bedeutete, dass sie nicht bis DC arbeiten konnten (die niedrigste mögliche Schreibzyklusfrequenz).

CHIP CLEAR

Der Inhalt des gesamten Speichers des AT28C16 kann durch die CHIP CLEAR-Operation in den hohen Zustand versetzt werden. Durch Einstellen von CE low und OE auf 12 Volt wird der Chip gelöscht, wenn ein 10 ms niedriger Impuls an WE angelegt wird.

Wenn der Schreibimpuls zu lang ist, löschen Sie den Chip.