Ich erhalte die Gleichung für die parasitäre Kapazität wie folgt: C.=ϵr⋅ϵ0⋅ L ⋅ W.dC.=ϵr⋅ϵ0⋅L.⋅W.d C = \dfrac{\epsilon_r \cdot \epsilon_0 \cdot L \cdot W }{ d } Mir wurde auch gesagt, dass meine Spur 1000 Mikrometer lang (1 mm) und 45 nm breit sein soll. Der Abstand zwischen den Spuren beträgt …
Nehmen wir an, ich habe eine Ausgangsleistung und möchte damit einen Vin-Chip versorgen. Aber nehmen wir an, es sind ein paar verschiedene digitale Vccs auf dem Chip, die ich mit Strom versorgen möchte, wie eine Schiene für einen LO, eine Schiene für ein Radio, eine Schiene für etwas anderes Digitales …
Ich entwerfe eine Platine, auf der ich die Verbindung zwischen zwei Stromnetzen durch Schneiden einer Spur trennen möchte. Ursprünglich sollten Header verwendet werden, aber aufgrund von Größenbeschränkungen habe ich mich stattdessen dafür entschieden. Googeln von Begriffen wie "PCB Break Trace Footprint" und so weiter gibt nicht viel, da es hauptsächlich …
Für Spuren, die einen statischen Gleichstrom führen, ist es ziemlich einfach, die minimale Spurbreite basierend auf der erforderlichen Strombelastbarkeit der Spur zu berechnen. Ich bin mir jedoch nicht sicher, was bei der Dimensionierung eines Trace für CMOS, TTL usw. zu beachten ist. Wenn Sie beispielsweise Flexibilität beim Board-Stacking haben und …
We use cookies and other tracking technologies to improve your browsing experience on our website,
to show you personalized content and targeted ads, to analyze our website traffic,
and to understand where our visitors are coming from.
By continuing, you consent to our use of cookies and other tracking technologies and
affirm you're at least 16 years old or have consent from a parent or guardian.