Was ist bei der Dimensionierung der Trace-Breiten für digitale Logiksignale zu beachten?


7

Für Spuren, die einen statischen Gleichstrom führen, ist es ziemlich einfach, die minimale Spurbreite basierend auf der erforderlichen Strombelastbarkeit der Spur zu berechnen. Ich bin mir jedoch nicht sicher, was bei der Dimensionierung eines Trace für CMOS, TTL usw. zu beachten ist.

Wenn Sie beispielsweise Flexibilität beim Board-Stacking haben und die Spur dünner oder breiter machen können und dennoch die Impedanzanforderungen erfüllen, was sind die Gründe dafür, die Spur breiter / dünner zu machen?

Erfordern unterschiedliche Logikfamilien unterschiedliche Überlegungen für die Trace-Breite?

Gibt es Gründe, digitale Logikspuren nicht so dünn wie möglich zu machen, um eine höhere Routing-Dichte bei weniger Übersprechen zu ermöglichen?

Antworten:


4

Wenn Sie keine Hochfrequenz-Arbeiten ausführen, bei denen Sie sich Gedanken über die
Übertragung Ihrer Leiterbahnen und die ordnungsgemäße Steuerung der Impedanzen machen müssen, sollten Sie im Allgemeinen mit der von Ihnen bevorzugten Größe zurechtkommen.

Dünnere Spuren haben einen höheren Widerstand, dickere Spuren haben eine größere Kapazität (insbesondere wenn sie sich über dem Boden befinden). Das kapazitive Laden von dicken Spuren über eine eng beieinander liegende Grundebene könnte möglicherweise ein Problem sein. Wenn Sie jedoch im Allgemeinen auf solche Probleme stoßen, werden Sie wahrscheinlich sowieso in den HF-Bereich vordringen.

Die meisten modernen Logikbausteine ​​verfügen über Eingänge mit sehr hoher Impedanz, sodass ein höherer Spurwiderstand kein so großes Problem darstellt. Realistisch gesehen gibt es einen ziemlich breiten Bereich von Trace-Breiten, die in den meisten Logikanwendungen mit niedriger Geschwindigkeit gut funktionieren würden. Als solches tendiere ich dazu, einfach das zu wählen, was am besten aussieht, aber das ist eine völlig subjektive Maßnahme. Ein Vorteil von etwas dickeren Spuren ist, dass sie leichter zu schneiden und zu verlöten sind, wenn Sie irgendwann Board-Hacks durchführen müssen, aber alles kann geändert werden, wenn Sie Zeit haben.


"Die meisten modernen Logikbausteine ​​haben sehr hochohmige Eingänge, daher ist ein höherer Spurwiderstand kein so großes Problem." Bisher habe ich mich wirklich nur mit CMOS mit geringem Stromverbrauch befasst. Können Sie spezifischer (vielleicht Beispiele) von Logikfamilien sein, bei denen eine dünne Spurbreite (und damit ein höherer Widerstand) Probleme verursachen kann?
cdwilson

@cdwilson - Wie gesagt, für die gängigste Logik (z. B. fast alles, was heute verfügbar ist) ist die Trace-Breite nicht wichtig. Es gibt keine wirklich logischen "Familien" mit unterschiedlichen Anforderungen, außer ECL und wahrscheinlich einigen obskuren anderen, mit denen ich nicht vertraut bin. Zum größten Teil skaliert die Bedeutung von Spurenwiderstand und Impedanz in allen Logikfamilien mit der Geschwindigkeit.
Connor Wolf

1

cdwilson, wie dünn kannst du gehen? Die meisten Board-Shops erlauben keine Spurenbreiten <5 mil. Wenn Sie nicht sehr lange Spuren (> 12 ") routen, würde ich mir keine Sorgen machen, dass der Abstand zwischen den Spuren, was auch immer der PCB-Shop sagt, minimal ist. Das wird so eng, wie Sie die Spuren einpacken können. Wenn jedoch Wenn Sie sich für die minimale Spurweite und den minimalen Abstand entscheiden UND einen breiten Bus für viele Zoll parallel fahren, sollten Sie vorsichtig sein, da das gleichzeitige Umschalten auf eine Leitung gekoppelt werden kann, die nicht umschalten soll. Und denken Sie daran, dass dies der Fall ist Nicht die Frequenz (so viel), die tötet, sondern die Kantenrate, die Chaos verursacht.

Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.