Für Spuren, die einen statischen Gleichstrom führen, ist es ziemlich einfach, die minimale Spurbreite basierend auf der erforderlichen Strombelastbarkeit der Spur zu berechnen. Ich bin mir jedoch nicht sicher, was bei der Dimensionierung eines Trace für CMOS, TTL usw. zu beachten ist.
Wenn Sie beispielsweise Flexibilität beim Board-Stacking haben und die Spur dünner oder breiter machen können und dennoch die Impedanzanforderungen erfüllen, was sind die Gründe dafür, die Spur breiter / dünner zu machen?
Erfordern unterschiedliche Logikfamilien unterschiedliche Überlegungen für die Trace-Breite?
Gibt es Gründe, digitale Logikspuren nicht so dünn wie möglich zu machen, um eine höhere Routing-Dichte bei weniger Übersprechen zu ermöglichen?