Ich habe mehrere ASIC-Herstellerwebsites durchsucht, aber keine tatsächliche Nummer gefunden. Ich gehe davon aus, dass mit dem Erstellen von Masken und dergleichen feste Kosten verbunden sind und dass dann Kosten pro Einheit anfallen.
Hinweis: Ich bin nur neugierig, dass ich eigentlich keinen ASIC machen lassen möchte.
Antworten:
Ich habe mich vor einiger Zeit mit ASICs befasst und Folgendes gefunden:
Jeder hat unterschiedliche Definitionen für das Wort "ASIC". Es gibt (sehr grob) drei Kategorien: FPGA-Konvertierungen, "normaler" ASIC und "vollständige Anpassung". Diese sind erwartungsgemäß in der Reihenfolge steigenden Preises und steigender Leistung.
Bevor ich beschreibe, was das ist, möchte ich Ihnen sagen, wie ein Chip hergestellt wird ... Ein Chip hat irgendwo zwischen 4 und 12 "Schichten". Die unteren 3 oder 4 Schichten enthalten die Transistoren und einige grundlegende Verbindungen. Die oberen Schichten dienen fast ausschließlich dazu, Dinge miteinander zu verbinden. "Masken" ähneln den beim Fotoätzen einer Leiterplatte verwendeten Transparentfolien, es gibt jedoch eine Maske pro IC-Schicht.
Wenn es um die Herstellung eines ASIC geht, sind die Kosten für die Masken RIESIG . Es ist nicht ungewöhnlich, dass ein Satz von Masken (8 Schichten, 35 bis 50 nm) 1 Million US-Dollar kostet! Daher ist es nicht verwunderlich, dass sich die meisten "billigeren" ASIC-Anbieter sehr bemühen, die Kosten für die Masken niedrig zu halten.
FPGA-Konvertierungen: Es gibt Unternehmen, die sich auf die Konvertierung von FPGA in ASIC spezialisiert haben. Was sie tun, ist eine etwas standardisierte oder feste "Basis", die dann angepasst wird. Im Wesentlichen sind die ersten 4 oder 5 Schichten ihres Chips für alle Kunden gleich. Es enthält eine Logik, die gängigen FPGAs ähnelt. Ihre "angepasste" Version enthält einige zusätzliche Ebenen für das Routing. Im Wesentlichen verwenden Sie ihre Logik, verbinden sie jedoch so, wie es für Sie funktioniert. Die Leistung dieser Chips ist möglicherweise 30% schneller als das FPGA, mit dem Sie begonnen haben. In "the day" würde man dies auch als "Sea of Gates" - oder "Gate Array" -Chip bezeichnen.
Vorteile: Niedriges NRE (35.000 US-Dollar sind ungefähr das niedrigste). Geringe Mindestmengen (10.000 Einheiten / Jahr).
Nachteile: Hohe Kosten pro Chip - vielleicht 50% der Kosten eines FPGA. Geringe Leistung im Vergleich zu den anderen Lösungen.
"Normaler" ASIC: In dieser Lösung entwerfen Sie Dinge bis zur Gate-Ebene. Sie nehmen Ihre VHDL / Verilog und kompilieren es. Das Design für die einzelnen Gates stammt aus einer Bibliothek von Gates und Geräten, die vom Chiphersteller genehmigt wurde (damit sie wissen, dass es mit ihrem Prozess funktioniert). Sie zahlen für alle Masken usw.
Vorteile: Das sind die meisten Chips auf der Welt. Leistung kann sehr gut sein. Die Kosten pro Chip sind niedrig.
Nachteile: Das NRE beginnt bei 0,5 Millionen US-Dollar und steigt von dort aus schnell an. Die Überprüfung des Designs ist sehr wichtig, da ein einfacher Fehler viel Geld kostet. NRE + Die Mindestbestellmenge liegt normalerweise bei 1 Million US-Dollar.
Vollständig benutzerdefiniert: Dies ähnelt einem normalen ASIC, mit der Ausnahme, dass Sie die Flexibilität haben, bis auf Transistorebene (oder darunter) zu entwerfen. Wenn Sie analoges Design, extrem niedrigen Stromverbrauch, extrem hohe Leistung oder alles benötigen, was in einem normalen ASIC nicht möglich ist, dann ist dies das Richtige für Sie.
Vorteile: Dies erfordert eine sehr spezielle Gruppe von Talenten, um richtig zu machen. Leistung ist großartig.
Nachteile: Gleiche Nachteile wie bei normalem ASIC, nur mehr. Die Wahrscheinlichkeit, etwas zu vermasseln, ist viel höher.
Wie Sie vorgehen, hängt wirklich davon ab, wie viel Arbeit Sie übernehmen möchten. Es könnte so "einfach" sein, wie die Designdateien an ein Unternehmen wie TSMC oder UMC weiterzugeben, und sie geben Ihnen die nackten Wafer zurück. Dann müssen Sie sie testen, auseinanderschneiden, verpacken, wahrscheinlich erneut testen und schließlich beschriften. Natürlich gibt es andere Unternehmen, die den größten Teil dieser Arbeit für Sie erledigen. Sie erhalten also nur die getesteten Chips zurück, die bereit sind, auf eine Leiterplatte gesetzt zu werden.
Wenn Sie an diesem Punkt angelangt sind und es immer noch so aussieht, als ob Sie einen ASIC betreiben möchten, besteht der nächste Schritt darin, für Unternehmen zu googeln und mit ihnen zu sprechen. Alle diese Unternehmen unterscheiden sich geringfügig voneinander, daher ist es sinnvoll, mit so vielen Unternehmen wie möglich zu sprechen. Sie sollten auch in der Lage sein, Ihnen zu sagen, was der nächste Schritt ist, als mit ihnen zu sprechen.
Es gibt zwei Hauptmethoden, um einen ASIC zu erstellen, wenn Sie sich Prozesse von Drittanbietern wie IBM, ONsemi, STMicro usw. ansehen. Die erste besteht darin, direkt mit der Gießerei (Hersteller) zusammenzuarbeiten, und die zweite darin, mit ihnen zusammenzuarbeiten eine Gruppe, die kleinere Aufträge bearbeitet.
Wenn Sie direkt mit dem Hersteller zusammenarbeiten, kaufen Sie in der Regel einen Produktionslauf für einen bestimmten Chip. Dies gibt Ihnen mehrere Wafer mit mehreren Kopien eines Fadenkreuzes. Ein Fadenkreuz hat normalerweise eine Größe von 15 bis 20 mm 2 . Sie könnten in diesem Raum alles unterbringen, was Sie wollen, und später würden Sie den Wafer in die einzelnen Designs aufteilen. Wenn Sie einen Produktionslauf mit einem einzelnen Chip durchführen würden, würde Ihr Design hier gekachelt. Ich kenne die Preise dafür nicht, aber es würde wahrscheinlich lauten : , wobei die Masken einen dominanten Teil Ihrer Kosten ausmachen. Ich würde schätzen, dass die Kosten für die neuesten 40-nm-Prozesse bei etwa 2 Millionen US-Dollar liegen.
Wenn Sie nicht auf der Suche nach großen Volumina sind oder ein Design als Prototyp erstellen möchten, gibt es Unternehmen, die einen Lauf von einer Gießerei für ein oder zwei Wafer kaufen und dann den Platz im Fadenkreuz ausverkauft haben. Es gibt zwei große Unternehmen: MOSIS und CMP . Sie planen, nur ein oder zwei Wafer und einen Satz von Masken zu kaufen, so dass ihre Produktionskosten grundsätzlich feststehen. Ihre Preise basieren in der Regel auf der Größe Ihres Designs in mm 2 . MOSIS veröffentlicht keine Preise, aber CMPs günstigste Rate für ein 0,35-Mikron-Verfahren für 650 Euro / mm 2 . Ein nicht triviales Design kostet wahrscheinlich 3000 USD oder mehr für 40 Chips. Je feiner die Strukturgröße, desto teurer ist die Herstellung der Masken.
Ein weiterer zu berücksichtigender Punkt ist, dass die Design-Software, die zum Entwerfen und Überprüfen von ICs benötigt wird, NICHT billig ist, es sei denn, Sie verwenden sie an einer Universität.
Obwohl es stimmt, dass die Herstellung eines Chips sehr teuer ist, bieten TSMC und andere Hersteller "Shuttle-Dienste" an, die viele Geräte von vielen Leuten auf den Würfel legen und den Preis erheblich senken. Ich habe sogar gehört, dass eine Firma ein paar Beispiele ihrer Geräte für 1500 US-Dollar bekommen hat, was extrem günstig ist, wenn man die Alternativen in Betracht zieht. Vor allem ist es am besten, so viel wie möglich auf einem FPGA zu implementieren, um sicherzustellen, dass die Logik korrekt ist, usw. usw.
Schauen Sie sich hier um: http://www.tsmc.com/deutsch/dedicatedFoundry/services/cyberShuttle.htm
Ich wollte das nur hinzufügen in:
http://cmp.imag.fr/products/ic/?p=prices <- CMP Der Preis pro mm ^ 2 der aktuellen Preisliste gilt für 25 bloße Matrizen mit Ausnahme von MEMSCAP und TriQuint.
Sie können ein 0,35u (350nm) CMOS C35B4C3 für nur 650 Euro / mm2 (3) kaufen, obwohl die Versandkosten recht hoch sind (bis zu 100 Euro) und Sie müssen extra bezahlen, wenn Sie möchten, dass sie es verpacken Sie.
Am anderen Ende der Skala können Sie 28nm CMOS CMOS28LP für nur 15000 Euro / mm2 (1) erhalten, wenn Sie weniger als 3 mm ^ 2 tun.
Bis Ende 2018 arbeitet ein Unternehmen an einer Plattform " Itsy-Chipsy " (unter der Annahme einer Sammlung von Software-Tools und Fab-Services), um zwei Prototyp-Chips für etwa 400 US-Dollar bei einer Größe von 350 x 350 um herzustellen, die für 14000 Gates geeignet sind . Wenn die Bereichsgröße weiter durch 4 geteilt wird, bis hinunter zu 170 × 170 & mgr; m, würden die Kosten etwa 100 US-Dollar betragen .
Der Preis von 100 US-Dollar basiert auf dem Preis eines 2x2-mm-Chips von MOSIS, geteilt durch 16, dann durch 4. Die Kommentare auf der obigen Hackaday-Seite enthalten weitere Informationen, aber noch sind nicht alle Details geklärt. Sie haben die Fabs besucht und behauptet, in diesem Jahr eine Crowdfunding-Kampagne zu starten. Dies impliziert: Mit MOSIS für einen Chip mit einer Größe von 2x2 mm kostet die Beschaffung von 40 Chips 5000 USD.
Das Schöne daran ist, dass alle Open-Source-Tools von ngspice.sourceforge.net, opencircuitdesign.com qflow and magic und clifford.at yosys verwendet werden. Obwohl keine Ahnung, wie diese Tools mit den Bibliotheken verwendet werden können und was es braucht. Es wird interessant sein zu sehen, wie das funktionieren wird.
Betrachten Sie die CMP MPW-Preisliste für Sept-18 in einer PDF-Datei : Bei einem .35um CMOS C35B4C3-Prozess beträgt der Preis pro mm ^ 2 650 Euro und die Mindestfläche 3,43 mm ^ 2. Das sind ungefähr 2230 Euro für 25 bloße Würfel . Diese Zahl ist ab heute eher Realität.
Ein Dia-Deck auf nmi.org.uk aus dem Jahr 2016 gibt an, dass ein MPW-Beispiel auf .18um 25.000 US-Dollar für 40 Dies in einem Bereich von mindestens 25 mm² auf dem ersten Wafer kostet . Jede weiteren 40 Würfel kosten 2000 US-Dollar.
Die Präsentation zeigt auch die Kosten für dedizierte Masken: Im selben Beispiel kostete das erste Los von 14 Wafern 134.000 USD für 14 x 2945 Chips. Und jeder weitere Wafer mit 2945 Chips kostet 1000 US-Dollar. Die zusätzlichen Kosten pro Chip betragen 0,34 USD. Diese Zahl von 134.000 US-Dollar passt gut zu der Zahl von 100.000 US-Dollar, die andere wenige Antworten genannt haben.
Ein Thread auf bitcoin.org aus dem Jahr 2013 mit dem Titel "Warum sind die Kosten für die Asic-Entwicklung> 1 Million?" Teilte einige Zahlen: und 250.000 USD für 10.000 Chips + Verifizierungs- und Validierungshardware. [2] Der Avalon-Bitcoin-Mining-Chip hat wahrscheinlich insgesamt rund 400.000 USD gekostet, was auf der Grundlage des Vorbestellvolumens geschätzt wurde. [3] Einige andere gebräuchliche Zahlen für den Bitcoin-Abbau lauten: ~ 150.000 USD für 130 Mio. USD, 200-300.000 USD für 110 Mio. USD und ~ 500.000 USD für 65 Mio. USD (Stand 2013). Diese Chips weisen jedoch wahrscheinlich eine geringere Komplexität auf.
Lassen Sie mich als Erster feststellen, dass benutzerdefinierte ASICs nichts für schwache Nerven sind. Katalogteile sind schon schlimm genug. Als Referenz kostete eine einzelne Maske bei TSMC um 2010 für einen BiCmos-Prozess mit 0,18 & mgr; m etwa 25.000 US-Dollar.
Fallstudie: Ich habe an einem halbkundenspezifischen Buck-Regler-Chip für einen Kunden gearbeitet. Mein Unternehmen ist ein Fortune 100-Halbleiterhersteller.
Wir haben etwa 200.000 US-Dollar NRE in Rechnung gestellt, mit der Erwartung, mindestens 2 Millionen US-Dollar zu versenden. Der Kunde hat die maximalen Kosten des Geräts auf einen bestimmten Preis festgelegt, für den er nur eine andere Lösung verwenden würde. Auch wäre das Gerät nach kurzer Zeit nicht exklusiv für diesen Kunden.
Wir dachten, es wäre ein Slam Dunk. Kopieren Sie einfach die vorhandene IP-Adresse und fügen Sie sie ein. Passen Sie dann das Design an. Leider gab es Probleme bei der Herstellung, Montage, Qualifizierung, Prüfung, Charakterisierung, Konstruktion und Anwendung, die eine erneute Überprüfung des Geräts erforderten.
Wir haben es gleich in der zweiten Runde geschafft, aber unser Kunde hatte noch nie einen kundenspezifischen ASIC erstellt, hatte keine großartigen Spezifikationen und wusste nicht wirklich, worauf er sich einließ. Wir haben im Grunde genommen die gesamte Systemintegration durchgeführt, weil sie keine Platine bauen konnten, um ihr Leben zu retten (Hitze, Paketauswahl, Em ...).
Eine Wahl ist eine FPGA-Konvertierung. Sowohl Altera als auch Xilinx haben das. Ich würde mit Altera gehen. Die Preise verstehen sich in US-Dollar.
Hast du dir das angesehen? http://www.europractice-ic.com/ Sie haben eine vollständige Preisliste: http://www.europractice-ic.com/prototyping_minisic.php
Sie bieten auch zusätzliche Dienste an und stellen bei Bedarf Softwarelizenzen zur Verfügung.
Bearbeiten: Ich habe den Link zur PDF-Datei entfernt und den Link zu der Seite hinzugefügt, auf der alle Preise aufgeführt sind.
Haben Sie darüber nachgedacht, ein FPGA zu verwenden? Mit einem FPGA können Sie Hardwarekomponenten auf einem Chip reorganisieren, ohne einen eigenen Chip erstellen zu müssen. Wenn Sie an einer Universität sind, ist es möglich, dass sie ihre eigene kleine FAB haben. Die Universität, die ich besucht habe. Wenn dies nicht der Fall ist, könnten Sie mit jemandem an einer Universität mit FAB sprechen und herausfinden, ob Sie ihn dazu bringen könnten, Ihren Chip herzustellen, wären die Gebühren wahrscheinlich niedriger als die einer Gießerei.