Als «x86» getaggte Fragen

Beim Computing ist x86 der generische Name für die Prozessoren der Familie (Architektur), die auf Intel 8086 von der Intel Corporation basieren.

8
Hat Windows jemals andere Hardwarearchitekturen als x86 unterstützt?
Microsoft Windows Internals, 4th Edition, sagt: Die Architektur des Intel x86-Prozessors definiert vier Berechtigungsstufen (Ringe), um zu verhindern, dass Systemcode und Daten versehentlich oder böswillig durch Code mit geringeren Berechtigungen überschrieben werden. Windows verwendet die Berechtigungsstufe 0 (oder den Ring 0) für den Kernelmodus und die Berechtigungsstufe 3 (oder den …
66 windows  privileges  x86  mips 
5
Warum hat Intel den Itanium fallen lassen? [geschlossen]
Aus heutiger Sicht passt diese Frage nicht zu unserem Q & A-Format. Wir erwarten, dass die Antworten durch Fakten, Referenzen oder Fachwissen gestützt werden, aber diese Frage wird wahrscheinlich Debatten, Argumente, Abstimmungen oder erweiterte Diskussionen hervorrufen. Wenn Sie der Meinung sind, dass diese Frage verbessert und möglicherweise erneut geöffnet werden …
3
Latenz der CPU-Anweisungen auf x86- und x64-Prozessoren
Ich suche nach einer Tabelle oder ähnlichem, die mir helfen könnte, die Effizienz des Assembler-Codes zu berechnen. Wie ich weiß, benötigt die Bitverschiebung 1 CPU-Takt, aber ich schaue wirklich, wie viel Addition (Subtraktion sollte gleich sein), Multiplikation und wie man vermutlich die Teilungszeit berechnet, wenn ich Werte kenne, die sich …
13 64-bit  cpu  latency  x86  assembly 
1
Wie wird PAE unter Linux implementiert?
Es gibt nur 36 physikalische Adresszeilen, aber ein Seitentabelleneintrag ist 64 Bit lang. Wie prüft die CPU, ob die Adresse gültig ist? Wie ordnet das Linux-Betriebssystem dieselbe virtuelle Adresse in verschiedenen Prozessen unterschiedlichen physischen Adressen zu? Hier ist der Wikipedia-Artikel über die physikalische Adresserweiterung (PAE). http://en.wikipedia.org/wiki/Physical_Address_Extension .
1
Latenzsemantik von Leseregistern auf x86-ASM
Per A. Nebels Anweisungstabellen hat eine Ivy Bridge eine Latenz von 3 Zyklen für einen MOV-Befehl. Das Folgende benötigt 3 Zyklen, um RAX in die Adresse in RCX zu verschieben: mov [rcx], rax Meine Frage ist, bedeutet dies, dass RAX, das gelesen wird, nicht für die nächsten 2 Uhren geändert …
Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.