Als «x86» getaggte Fragen

x86 ist eine Architektur, die von der Intel 8086-CPU abgeleitet ist. Die x86-Familie umfasst die 32-Bit-IA-32- und 64-Bit-x86-64-Architekturen sowie ältere 16-Bit-Architekturen. Fragen zu letzterem sollten mit [x86-16] und / oder [emu8086] gekennzeichnet sein. Verwenden Sie das Tag [x86-64], wenn Ihre Frage spezifisch für 64-Bit-x86-64 ist. Verwenden Sie für die x86-FPU das Tag [x87]. Verwenden Sie für SSE1 / 2/3/4 / AVX * auch [sse] und alle zutreffenden [avx] / [avx2] / [avx512]

10
Das Ersetzen eines 32-Bit-Schleifenzählers durch 64-Bit führt auf Intel-CPUs zu verrückten Leistungsabweichungen mit _mm_popcnt_u64
Ich suchte nach dem schnellsten Weg zu popcountgroßen Datenfeldern. Ich habe einen sehr seltsamen Effekt festgestellt : Durch Ändern der Schleifenvariablen von, unsignedum uint64_tdie Leistung auf meinem PC um 50% zu senken. Der Benchmark #include <iostream> #include <chrono> #include <x86intrin.h> int main(int argc, char* argv[]) { using namespace std; if …





12
Wie kompiliere ich Tensorflow mit SSE4.2- und AVX-Anweisungen?
Dies ist die Nachricht, die beim Ausführen eines Skripts empfangen wird, um zu überprüfen, ob Tensorflow funktioniert: I tensorflow/stream_executor/dso_loader.cc:125] successfully opened CUDA library libcublas.so.8.0 locally I tensorflow/stream_executor/dso_loader.cc:125] successfully opened CUDA library libcudnn.so.5 locally I tensorflow/stream_executor/dso_loader.cc:125] successfully opened CUDA library libcufft.so.8.0 locally I tensorflow/stream_executor/dso_loader.cc:125] successfully opened CUDA library libcuda.so.1 locally I …

3
Was ist eine Retpoline und wie funktioniert sie?
Um gegen Kernel oder prozessübergreifende Speicher Offenlegung (der zu mildern Specter Angriff), Kernel der Linux - 1 wird mit einer neuen Option kompiliert werden , -mindirect-branch=thunk-externeingeführt , um gccindirekte Gespräche über eine sogenannte auszuführen retpoline . Dies scheint ein neu erfundener Begriff zu sein, da eine Google-Suche erst in jüngster …

10
Wie sieht die Multicore-Assemblersprache aus?
Es war einmal, als Sie zum Schreiben eines x86-Assemblers beispielsweise Anweisungen hatten, die besagten: "Laden Sie das EDX-Register mit dem Wert 5", "Erhöhen Sie das EDX-Register" usw. Bei modernen CPUs mit 4 Kernen (oder sogar mehr) sieht es auf Maschinencodeebene nur so aus, als gäbe es 4 separate CPUs (dh …
243 assembly  x86  cpu  multicore  smp 


8
Was ist genau der Basiszeiger und der Stapelzeiger? Worauf weisen sie hin?
Verwenden Sie dieses Beispiel aus Wikipedia, in dem DrawSquare () DrawLine () aufruft. (Beachten Sie, dass dieses Diagramm unten hohe Adressen und oben niedrige Adressen enthält.) Könnte mir jemand erklären was ebpund espin diesem Zusammenhang sind? Nach allem, was ich sehe, würde der Stapelzeiger immer auf den oberen Rand des …
225 c++  c  assembly  x86 

5
Wie unterscheidet sich die ARM-Architektur von x86? [geschlossen]
Geschlossen. Diese Frage entspricht nicht den Richtlinien für Stapelüberlauf . Derzeit werden keine Antworten akzeptiert. Möchten Sie diese Frage verbessern? Aktualisieren Sie die Frage so dass es beim Thema für Stack - Überlauf. Geschlossen vor 4 Jahren . Verbessere diese Frage Ist die x86-Architektur speziell für die Verwendung mit einer …
192 x86  arm 

3
Warum generiert GCC eine so radikal unterschiedliche Baugruppe für nahezu denselben C-Code?
Beim Schreiben einer optimierten ftolFunktion habe ich ein sehr merkwürdiges Verhalten festgestellt GCC 4.6.1. Lassen Sie mich Ihnen zuerst den Code zeigen (aus Gründen der Klarheit habe ich die Unterschiede markiert): fast_trunc_one, C: int fast_trunc_one(int i) { int mantissa, exponent, sign, r; mantissa = (i & 0x07fffff) | 0x800000; exponent …




Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.