Ich möchte zwei Induktoren nebeneinander auf meiner Leiterplatte platzieren. Werden die Felder so interagieren, dass sie sich gegenseitig nachteilig beeinflussen? Wenn es wichtig ist, sind sie jeweils 1 mH, mit einem 8-V-Signal von Spitze zu Spitze und 800 kHz.
Bei der Betrachtung einer Referenz-Design-Karte von Xilinx haben wir die Platzierung des Abschlusswiderstands für eine Differenztaktleitung (~ 300 MHz) festgestellt: Der Widerstand befindet sich nicht an der nächstgelegenen Stelle, die sich direkt unter den Durchkontaktierungen befindet, die die Uhr empfangen (es scheint viel Platz zu geben), sondern "weit weg" links …
Gerade ein Design einer 8-Lagen-Leiterplatte fertiggestellt, beträgt die höchste Frequenz 125 MHz. Ich möchte, dass dieses Design beim ersten Mal richtig funktioniert. Wie soll ich das Design überarbeiten und worauf muss ich achten? So etwas wie eine Checkliste wird sehr geschätzt :) Edit # 1: 6 Mar 2012: Board erhalten …
Sind diese Spuren für die konventionelle Leiterplattenherstellung zu eng? DRC Check rät davon ab, aber ich habe nicht alle Einstellungen dafür ausgefüllt. Für die Skalierung sind die Widerstände alle 0603.
We use cookies and other tracking technologies to improve your browsing experience on our website,
to show you personalized content and targeted ads, to analyze our website traffic,
and to understand where our visitors are coming from.
By continuing, you consent to our use of cookies and other tracking technologies and
affirm you're at least 16 years old or have consent from a parent or guardian.