Als «x86-64» getaggte Fragen

x86-64 ist eine 64-Bit-Erweiterung der Intel x86-Architektur

2
Was bedeutet „rep; nein; " Mittelwert in x86-Assembly? Ist es dasselbe wie die Anweisung "Pause"?
Was heißt rep; nopdas Ist es dasselbe wie pauseAnweisung? Ist es dasselbe wie rep nop(ohne das Semikolon)? Was ist der Unterschied zu der einfachen nopAnweisung? Verhält es sich auf AMD- und Intel-Prozessoren anders? (Bonus) Wo ist die offizielle Dokumentation für diese Anweisungen? Motivation für diese Frage Nach einigen Diskussionen in …
4
Speicherausrichtung: Wie verwende ich alignof / alignas?
Ich arbeite gerade mit Shared Memory. Ich kann nicht verstehen alignofund alignas. cppreference ist unklar: Gibtalignof "Ausrichtung" zurück, aber was ist "Ausrichtung"? Anzahl der hinzuzufügenden Bytes für den nächsten auszurichtenden Block? gepolsterte Größe? Stapelüberlauf / Blogeinträge sind ebenfalls unklar. Kann jemand klar alignofund deutlich erklären alignas?
3
Wie erstelle ich x86 und / oder x64 unter Windows über die Befehlszeile mit CMAKE?
Eine Möglichkeit, cmake dazu zu bringen, x86 unter Windows mit Visual Studio zu erstellen, ist folgende: Starten Sie die Visual Studio-Eingabeaufforderung für x86 Führen Sie cmake aus: cmake -G "NMake Makefiles" \path_to_source\ nmake Eine Möglichkeit, cmake dazu zu bringen, x64 unter Windows mit Visual Studio zu erstellen, ist folgende: Starten …
1
C11 Atomic Acquire / Release und x86_64 mangelnde Lade- / Speicherkohärenz?
Ich habe Probleme mit Abschnitt 5.1.2.4 des C11-Standards, insbesondere mit der Semantik von Release / Acquire. Ich stelle fest, dass https://preshing.com/20120913/acquire-and-release-semantics/ (unter anderem) besagt, dass: ... Die Release-Semantik verhindert, dass die Schreibfreigabe mit einer Lese- oder Schreiboperation, die ihr in der Programmreihenfolge vorausgeht, im Speicher neu angeordnet wird. Also für …
2
Ist der L2 HW Prefetcher wirklich hilfreich?
Ich bin am Whiskey Lake i7-8565U und analysiere die Leistungsindikatoren und die Zeit für das Kopieren von 512 KiB Daten (doppelt so viel wie die L2-Cache-Größe) und habe einige Missverständnisse in Bezug auf die Arbeit des L2 HW-Prefetchers. Im Intel Manual Vol.4 MSR gibt es MSR, 0x1A4dessen Bit 0 zur …
Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.