Programmierung assembly

6

Ich möchte erweitertes REP MOVSB (ERMSB) verwenden, um eine hohe Bandbreite für eine benutzerdefinierte zu erhalten memcpy. ERMSB wurde mit der Ivy Bridge-Mikroarchitektur eingeführt. Weitere Informationen finden Sie im Abschnitt "Erweiterter REP MOVSB- und STOSB-Betrieb (ERMSB)" im Intel-Optimierungshandbuch, wenn Sie nicht wissen, was ERMSB ist. Ich weiß nur, dass ich …

71 c gcc assembly x86 memcpy

3

C ++: Auf mysteriöse Weise eine enorme Beschleunigung, wenn ein Operand in einem Register gespeichert wird

Ich habe versucht, eine Vorstellung von den Auswirkungen eines Arrays im L1-Cache im Vergleich zum Speicher zu bekommen, indem ich eine Routine zeitlich festgelegt habe, die die Elemente eines Arrays mithilfe des folgenden Codes skaliert und summiert (mir ist bewusst, dass ich das Ergebnis nur mit 'skalieren sollte). a 'am …

70 c++ c performance optimization assembly

4

Was bedeutet die Anweisung "Sperren" in der x86-Assembly?

Ich habe eine x86-Assembly in Qts Quelle gesehen: q_atomic_increment: movl 4(%esp), %ecx lock incl (%ecx) mov $0,%eax setne %al ret .align 4,0x90 .type q_atomic_increment,@function .size q_atomic_increment,.-q_atomic_increment Durch Googeln wusste ich, dass lockAnweisungen dazu führen, dass die CPU den Bus sperrt, aber ich weiß nicht, wann die CPU den Bus freigibt …

69 c++ qt assembly x86

3

Ist dies "sollte nicht passieren" Absturz ein AMD Fusion CPU-Fehler?

In meinem Unternehmen haben einige Kunden angerufen, weil unser Programm mit einer Zugriffsverletzung auf ihren Systemen abstürzt. Der Absturz tritt in SQLite 3.6.23.1 auf, das wir als Teil unserer Anwendung ausliefern. (Wir liefern einen benutzerdefinierten Build aus, um dieselben VC ++ - Bibliotheken wie der Rest der App zu verwenden, …

68 assembly crash x86 windbg amd-processor

1

Benötigen x86-Anweisungen ihre eigene Codierung sowie alle ihre Argumente, um gleichzeitig im Speicher vorhanden zu sein?

Ich versuche herauszufinden, ob es möglich ist, eine Linux-VM auszuführen, deren RAM nur von einer einzigen physischen Seite unterstützt wird. Um dies zu simulieren, habe ich den Handler für verschachtelte Seitenfehler in KVM so geändert, dass das vorhandene Bit aus allen NPT-Einträgen (Nested Page Table) entfernt wird, mit Ausnahme desjenigen, …

64 assembly x86 paging virtualization kvm

1

Warum füllt die GCC-Aggregatinitialisierung eines Arrays das Ganze zuerst mit Nullen, einschließlich Nicht-Null-Elementen?

Warum füllt gcc das gesamte Array mit Nullen anstatt nur mit den verbleibenden 96 Ganzzahlen? Die Nicht-Null-Initialisierer befinden sich alle am Anfang des Arrays. void *sink; void bar() { int a[100]{1,2,3,4}; sink = a; // a escapes the function asm("":::"memory"); // and compiler memory barrier // forces the compiler to …

21 c++ gcc assembly x86 compiler-optimization

1

Warum kann GCC nicht davon ausgehen, dass sich std :: vector :: size in dieser Schleife nicht ändert?

Ich habe gegenüber einem Kollegen behauptet, dass er if (i < input.size() - 1) print(0);in dieser Schleife optimiert würde, damit er input.size()nicht in jeder Iteration gelesen wird, aber es stellt sich heraus, dass dies nicht der Fall ist! void print(int x) { std::cout << x << std::endl; } void print_list(const …

14 c++ gcc assembly

1

Die exakte Kopie des Maschinencodes läuft 50% langsamer als die ursprüngliche Funktion

Ich habe ein bisschen mit der Ausführung von RAM und Flash-Speicher auf eingebetteten Systemen experimentiert. Für Rapid Prototyping und Tests verwende ich derzeit einen Arduino Due (SAM3X8E ARM Cortex-M3). Soweit ich sehen kann, sollten die Arduino-Laufzeit und der Bootloader hier keinen Unterschied machen. Hier ist das Problem: Ich habe eine …

11 performance assembly arduino arm cortex-m

1

Warum bestehen Compiler darauf, hier ein von Angerufenen gespeichertes Register zu verwenden?

Betrachten Sie diesen C-Code: void foo(void); long bar(long x) { foo(); return x; } Wenn ich es auf GCC 9.3 mit entweder -O3oder kompiliere -Os, erhalte ich Folgendes: bar: push r12 mov r12, rdi call foo mov rax, r12 pop r12 ret Die Ausgabe von clang ist identisch, außer dass …

10 c gcc assembly clang x86-64

1

Warum setzt DOS das SP-Register nach dem Laden einer .COM-Datei auf 0xFFFE?

Auf der Wikpedia-Seite zu .COM-Dateien https://en.wikipedia.org/wiki/COM_file heißt es: .COM-Dateien unter DOS setzen alle x86-Segmentregister auf den gleichen Wert und das SP-Register (Stack Pointer) auf 0xFFFE. Der Stack beginnt also ganz oben im Speichersegment und arbeitet von dort aus. Dies setzt den Stapel jedoch so, dass er ein Wort unter dem …

10 assembly x86 dos x86-16 callstack

2

Unterstützt moderne PC-Videohardware den VGA-Textmodus in HW oder emuliert das BIOS ihn (mit Systemverwaltungsmodus)?

Was passiert wirklich auf moderner PC-Hardware, die im 16-Bit-Legacy-BIOS-MBR-Modus gestartet wird, wenn Sie ein Byte wie '1'(0x31) im VGA-Text- Framebuffer (Modus 03) unter physischer linearer Adresse speichern B8000? Wie langsam ist ein mov [es:di], eaxGeschäft mit der MTRR für diese Region auf UC eingestellt? ( Experimentelle Tests auf einem Kaby …

10 performance assembly x86-16 bios vga

2

Ist der L2 HW Prefetcher wirklich hilfreich?

Ich bin am Whiskey Lake i7-8565U und analysiere die Leistungsindikatoren und die Zeit für das Kopieren von 512 KiB Daten (doppelt so viel wie die L2-Cache-Größe) und habe einige Missverständnisse in Bezug auf die Arbeit des L2 HW-Prefetchers. Im Intel Manual Vol.4 MSR gibt es MSR, 0x1A4dessen Bit 0 zur …

10 c performance assembly x86-64 avx

1

Wie kann man ein NaN in ein xmm-Register einfügen?

Für die Funktion, die ich schreibe, möchte ich eine Nan zurückgeben, wenn die Eingabe keinen Sinn ergibt. Wie kann ich am einfachsten ein NaN in ein xmm-Register einfügen ?

9 assembly x86 nan sse

2

Was verursacht diese hohe Variabilität in Zyklen für eine einfache enge Schleife mit -O0, aber nicht -O3 auf einem Cortex-A72?

Ich führe einige Experimente durch, um hochkonsistente Laufzeiten für einen Code zu erhalten. Der Code, den ich gerade zeitlich festlege, ist eine ziemlich willkürliche CPU-gebundene Arbeitslast: int cpu_workload_external_O3(){ int x = 0; for(int ind = 0; ind < 12349560; ind++){ x = ((x ^ 0x123) + x * 3) % …

9 performance assembly arm cpu-architecture performancecounter

1

Warum ändert sich die Latenz des Befehls sqrtsd basierend auf der Eingabe? Intel-Prozessoren

Nun, im Intel Intrinsic Guide wird angegeben, dass der Befehl "sqrtsd" eine Latenz von 18 Zyklen hat. Ich habe es mit meinem eigenen Programm getestet und es ist richtig, wenn wir zum Beispiel 0,15 als Eingabe nehmen. Aber wenn wir 256 (oder eine beliebige 2 ^ x) Zahl nehmen, beträgt …

9 c performance assembly intel cpu-architecture

Als «assembly» getaggte Fragen