Das hängt von Ihrem Switch-Modell ab und ist nicht so einfach.
Kleinere Catalyst-Switches verwenden im Allgemeinen mindestens zwei Arten von Puffern - auf dem kleineren Catalyst (2k / 3k) ist normalerweise ein Interface-Lavel-Puffer in den Show-Puffern unter dem Abschnitt "Interface-Pufferpools" zu sehen:
Interface buffer pools:
Syslog ED Pool buffers, 600 bytes (total 132, permanent 132):
100 in free list (132 min, 132 max allowed)
11151 hits, 0 misses
RxQ1 buffers, 2040 bytes (total 128, permanent 128):
4 in free list (0 min, 128 max allowed)
244594209 hits, 4559839 fallbacks
RxQ2 buffers, 2040 bytes (total 128, permanent 128):
1 in free list (0 min, 128 max allowed)
202559241 hits, 1582494 fallbacks, 0 trims, 0 created
1582494 failures (0 no memory)
...
... und es gibt einen "öffentlichen" Bereich, in dem die CPU die Puffer verwendet, während sie darauf stoßen und gewartet werden müssen. Die "Rx" -Puffer sind Teil des gemeinsam genutzten Puffers, um alle Schnittstellen (entweder auf alten, älteren Switches wie 2950 oder den neuesten 2960S / 3560X / etc ) oder eine Teilmenge von Schnittstellen zu bedienen , die zu einem bestimmten Port-ASIC gehören (wie 2960 oder 3560) / 3750 / 3560E / 3750E ).
Insbesondere beim 4500 und 6500 wird es unübersichtlich, da es eine Reihe von Pools gibt, die von Paketen durchlaufen werden können - ASIC-Puffer (Input Interface Buffer), der Pool auf Linecard-Ebene (beim 6500 bei DFC) auf Switch-Fabric-Ebene und am Ende den Puffer auf Supervisor-Ebene. Sie müssen keine physisch getrennten Speicherpools sein, sondern werden häufig in unterschiedlichen Befehlen unterschiedlichen Namen zugeordnet, um den Fehlerbehebungsprozess zu vereinfachen (in welchem Schritt des Paketdurchlaufs wurde das Paket beispielsweise verworfen).