Als «digital-logic» getaggte Fragen

Die digitale Elektronik behandelt diskrete Signale im Gegensatz zur analogen Elektronik, die kontinuierliche Signale behandelt. Digitale Logik wird verwendet, um arithmetische Operationen mit elektrischen Signalen durchzuführen, und bildet die Basis für den Aufbau von CPUs.

4
SR Flip-Flop: NOR oder NAND?
Ich habe vor kurzem angefangen, Flip-Flops zu studieren und stecke an diesem Punkt fest: In einigen Video-Tutorials wird das SR-Flip-Flop folgendermaßen erklärt: Sie verwenden also NAND-Gatter und erzeugen eine Übergangstabelle wie diese: | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 …

2
Was genau ist "dominant" und "rezessiv"?
Ich lese Datenblätter auf dem LIN-Bus, aber anscheinend wird für CAN dieselbe Terminologie verwendet. Wofür stehen "rezessiv" und "dominant", z. B. http://hw-server.com/products/rs_optika/prevodniky_optika.html ? Wie hängen diese Begriffe mit "niedrig" und "hoch" oder 0 und 1 zusammen?


4
Soll ich CMOS vs. TTL verwenden?
Jetzt weiß ich, dass diese Frage so oft gestellt wurde, dass es so aussieht, als würde ich trollen, aber ich muss darauf hinweisen, dass ich nirgendwo die richtige Antwort auf diese Frage finden konnte . Also ja, CMOS und TTL sind unterschiedlich. Logikstufen, Geschwindigkeit, Antriebsstrom, Stromverbrauch usw. Was ich mich …






4
Puffern eines digitalen Mikrocontrollersignals zum Anschließen an einen Optokoppler
Ich arbeite häufig an Projekten, in denen ich Optokoppler verwende, um digitale + 5VDC-Steuersignale (z. B. von einem Mikrocontroller) vom Rest der Schaltung zu isolieren. Da diese jedoch durch Aufleuchten einer LED im Inneren des Geräts funktionieren, können die Pins des Mikrocontrollers mehrere zehn Milliampere belasten. Ich suche Rat, was …

3
Wie soll diese CD4013-Anwendung funktionieren?
Ich versuche, ein Problem in einem Synthesizer zu beheben, den ich habe, einem Synthesizer von Roland aus den frühen 80ern namens RS-09. Ich fange gerade an, Logik zu studieren und bin ratlos darüber, was los ist. In diesem Synthesizer wird ein 4013 als Frequenzteiler verwendet, um ein Triggersignal von einem …

9
Verstehen Sie den Zeitpunkt des Schieberegisters
(Ich lerne das Design digitaler Schaltungen. Entschuldigen Sie, wenn dies eine naive Frage ist.) Aus der Wikipedia habe ich folgendes Diagramm zum SIPO-Schieberegister gefunden: Soweit ich weiß, besteht dieses Schieberegister aus DFF (D Flip-Flop). DFF wird bei der ansteigenden Flanke der Taktperiode ausgelöst. Für jede ansteigende Flanke des ClockSignals Data …


5
Was ist die Rennbedingung bei Flip-Flops?
Ich habe zwei meiner Lehrbücher durchgesehen und meinen Lehrer konsultiert, aber nichts scheint meine Zweifel zu klären. Die zwei Versionen der Rasse, die mir beigebracht wurden, sind - Wenn die S- und R-Eingänge eines SR-Flipflops logisch 1 sind, wird der Ausgang instabil und wird als Race-Bedingung bezeichnet. Wenn die S- …


1
Simon sagt ohne Mikrocontroller
Ich möchte das klassische Spiel von Simon Says nur mit Logikschaltungen, LEDs und ICs erstellen, ohne Mikrocontroller wie den Arduino. Ich möchte 4 LEDs und 4 taktile Schalter für diese Schaltung verwenden. Ich mache das als pädagogische Übung für mich selbst, ich studiere keine Elektronik, aber ich studiere Informatik. Ich …

3
FPGA Logic Gate Count
Ich habe ein FPGA-Board gefunden, das mir gefallen hat. Es wird ein Xilinx Spartan 6 LX45 verwendet. Als ich zum Datenblatt für die Spartan 6-Serie ging , hieß es nur, dass es 43.661 Logikzellen gab. Wie viele Tore entspricht das? Oder wie würde ich die Anzahl der Gesamtgatter aus der …

2
SR Latch (Flip Flop) beginnt Eingänge?
Ok, das ist wahrscheinlich eine grundlegende Frage, aber ich verstehe, wie SR-Latches funktionieren, abgesehen von einer Sache. Im R-Eingang und im S-Eingang können Sie sie auf 0 oder 1 setzen ..... aber was ist mit den Eingangsleitungen neben ihnen (die vom Ausgang des R oder Gates oder S oder Gates …


3
Wie werden LFSRs in realen Anwendungen als PRNGs verwendet?
Ich programmiere ein LFSR (Linear Feedback Shift Register) in Software für Lernzwecke und habe einige Einschränkungen bei der Verwendung als Pseudozufallszahlengenerator (PRNG) festgestellt. Wenn der Startwert nur wenige '1'-Bits hat und nur wenige Abgriffe verwendet werden, ist eine große "Startzeit" erforderlich, um eine scheinbar zufällige Ausgabe mit nahezu gleicher Verteilung …


2
logisch nicht schaltung?
Ich habe nicht viel Erfahrung mit Elektronik, aber ich denke, was ich tun möchte, könnte aus einem Radioshack zusammengeschustert werden. Ich habe eine automatische Sprinklersteuerung Dig 5006-IP. Es steuert 24-V-Gleichstromventile. Es verfügt über zwei "SENSOR" -Anschlüsse, die das Gerät im geschlossenen Zustand in den Bypass-Modus versetzen. Grundsätzlich ist hier ein …

1
Was sind Carry-Lookahead-Addierer und Ripple-Carry-Addierer?
Ich sehe, dass häufig Carry-Lookahead-Addierer und Ripple-Carry-Addierer verwendet werden. Ich habe keine Ahnung, was das bedeutet (und welche Art von Architektur sie beschreiben). Kann jemand bitte erklären, was jeder ist, warum einer schneller sein kann als der andere und wofür jeder verwendet wird? Gibt es auch externe Quellen, die in …

3
Zweck der Diode in dieser 555-Timer-Anwendung
Ich bin ein Neuling in der Elektronik. Ich muss eine 555-Timer-Basisschaltung (siehe Schema unten) so herstellen, dass der O / P- Pin von 555 beim Einschalten standardmäßig auf LOW gehalten wird und der I / P- Pin beim Einschalten zunächst auf HIGH gehalten wird. Die Hauptanforderung meiner Schaltung ist, dass …


3
Warum haben integrierte TTL-Schaltkreise so komplizierte Schaltpläne für Logikgatter mit so vielen Transistoren im Gegensatz zu RTL?
Ich bin gerade dabei, einen 4-Bit-Computer aus diskreten NPN-BJTs und Widerständen zu bauen. Ich benutze RTL und habe Flip-Flops, Volladdierer und Demultiplexer hergestellt, und bis jetzt funktioniert alles einwandfrei. Warum sind TTL-Chips, die das Gleiche erreichen, auf Transistorebene so viel komplizierter?




5
Wann sind zwei Uhren asynchron?
Ich habe eine Situation, in der der Referenztakt von PLL_0 von einer Taktquelle kommt und einen Takt (mit dem Namen C0) mit freq0 und und C0 als Referenztakt für PLL_1 ausgegeben wird und der Ausgangstakt C1 und C1 an PLL_2 ausgegeben wird und ausgegeben wird C2. Bitte beachten Sie die …

Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.