AVR: Übertakten des ADC

Dies ist ein Zitat aus dem ATmega32- Datenblatt:

By default, the successive approximation circuitry requires an input clock frequency between
50kHz and 200kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the
input clock frequency to the ADC can be higher than 200kHz to get a higher sample rate.

Ich plane, 8 Bit ADC zu verwenden. Die Frage ist: Wie viel höher als 200 kHz kann ich gehen? Ich konnte im Datenblatt keine Informationen dazu finden. Ist es möglich, einen Prescaler von 64 oder 32 zu verwenden und daher ADC mit 250 kHz bzw. 500 kHz ohne Konvertierungsfehler auszuführen, wenn der uC mit 16 MHz ausgeführt wird? Und was sind die möglichen Konsequenzen, wenn ADC nicht mehr den Spezifikationen entspricht?

Die maximale Frequenz des ADC wird mit 1 MHz angegeben.

Das eigentliche Problem ist nicht genau der ADC selbst, sondern das Sample-and-Hold-Gerät, das in den ersten beiden Takten des ADC ein Sample der Eingangsspannung erhalten muss.

Wenn diese 2 Takte zwei kurz sind, kann der Speicherkondensator des S / H dem Eingangssignal nicht mit ausreichender Genauigkeit folgen.

Übrigens gibt es deshalb auch nur eine minimale Frequenz. In diesem Fall ermöglicht die enorme Umwandlungszeit, dass sich der Speicherkondensator während der Umwandlung entlädt.

Bei einem 1-MHz-Takt erhalten Sie eine Konvertierungszeit von 13 us oder ungefähr 77 ksps. Auf 200kHz Takt - 15ksps.