Platzierung / Verlegung der Entkopplungskappe auf dem Oszillatorschutzring auf dsPIC

Änderungen in meinem Design zwingen mich, meinen 44-poligen dsPIC33FFJ16MC304 durch einen 64-poligen dsPIC33FJ64MC506 (gleiche Gehäusegröße, feinere Stiftteilung) zu ersetzen. In den Datenblättern für beide Chips empfiehlt Microchip einen Schutzring, der um die Oszillatorschaltung mit Masse verbunden ist, und eine Leiterbahnlänge von nicht mehr als 500 mil auf den OSC-Leitungen.

Die Karte besteht aus 4 Schichten (Signal, Masse, Leistung, Signal). Ich mache mir Sorgen um EMI, da sich die Platine in der Nähe eines Kompressors und zweier Lüfter befindet.

Die Pins 28-31 des 44-Pin-Gehäuses sind +3,3 V, DGND, OSC1 und OSC2. Ich habe derzeit die Oszillatorschaltung so angelegt:

C10 ist eine 0,1 uF-Entkopplungskappe, C20 und C21 sind die 18 pF-Lastkappen für den 8-MHz-Kristall Y1. Ich habe die Durchkontaktierung zur Grundebene am Ende der Wachspur gesetzt, weil Altium sie als unvollständige Spur behandelt hat.

Die Platzierung des Entkopplungskondensators ist pro Entkopplungskappe und Leiterplattenlayout nicht optimal , ignoriert dies jedoch für einen Moment. Auf dem neuen 64-Pin-Chip ändert sich die Pin-Anordnung auf +3,3 V, OSC1, OSC2, DGND.

Es scheint mir, dass die offensichtliche Position für die Entkopplungskappe in diesem Fall unter dem Chip liegt, aber ich beschränke mich darauf, Komponenten nur auf der obersten Schicht zu platzieren. Davon abgesehen schätze ich, dass C10 C20 und C21 überspannen muss, damit die Strom- / Erdungsleitungen um die Oszillatorschaltung verlaufen. Mir gefällt nicht, wie lange das die Spuren zur Entkopplungskappe hinterlassen wird. Für eine optimale EMV

• Ich beabsichtige, den Schutzring als Polygon-Guss neu zu zeichnen, um die zusätzliche Beendigung durch zu vermeiden. Wo soll ich den Schutzring mit der Grundebene verbinden, der einzelnen Via in Olins Antwort auf Entkopplungskappen, Leiterplattenlayout ?
• Der Schutzring ist mit dem Erdungsstift am PIC verbunden, an den der Entkopplungskondensator normalerweise angeschlossen ist. Verbinde ich den Erdungsstift der Entkopplungskappe mit dem Schutzring?
• Was ist, wenn ich das Problem der längeren Länge der Entkopplungskappe vermeide, indem ich zwei Kappen (eine für den Stromanschluss, eine für den Erdungsstift) verwende, wie unter So schließen Sie den Entkopplungskondensator an, wenn die VCC / GND-Stifte nicht geschlossen sind ? Würde das besser funktionieren? Mein Anliegen bei diesem Ansatz ist, wie die zusätzlichen Kondensatorstifte mit den Referenzebenen verbunden werden.
• Erhöhe ich die Länge der OSC-Leitungen, um die umgebenden Spuren besser aufzufächern? Derzeit sind es ungefähr 320 Mil von den MCU-Pins zu den Lastkondensatoren, so dass ich dort bei Bedarf etwas Kopffreiheit habe.

EDIT: Hier ist die neue Chip-Pinbelegung, noch kein Schutzring. Die aktuelle OSC-Trace-Länge beträgt 416 mil. C29 im Bild soll die 3,3-V- und DGND-Pins auf beiden Seiten der OSC-Pins entkoppeln. Die Entkopplungskappe ist jetzt ebenfalls eine 0603 anstelle einer 0805.

Was ist das Problem?

Es ist nicht klar, warum Sie Ihr vorhandenes Layout nicht verwenden und nur für das größere Paket übersetzen können.

Schutzringe handeln von DC ...

Der Schutzring ist für Leckströme ausgelegt, indem eine nahegelegene Zwischenspannung zwischen empfindliche Quellen gelegt wird.

Die Masseebene dient zur Bereitstellung des Rückweges mit niedriger Induktivität. Wenn Sie einen erheblichen Prozentsatz Ihres Signals auf dem Schutzring bewegen (zurückgeben), stimmt etwas nicht.

Das Beenden Ihres Schutzrings ist kein äußerst kompliziertes Problem. Überdenken Sie es also nicht.

Was genau umgehen?

Die Lastkondensatoren / Oszillatoren benötigen keinen zusätzlichen Bypass. Es macht nichts, weil es hier nichts zu umgehen gibt.

Die Stromschleife für den Oszillator enthält den Leistungseingangsstift mit dem PIC (Bypass gibt ), ist es die interne Stromverteilungsnetz, wobei die Oszillator - Treiberschaltungen, die Oszillatorspuren und der Kristall / osc selbst.

Ihre Bypass-Kappe am unteren Rand der zweiten Abbildung hat keinen Einfluss auf diesen Pfad. Die Antwort, die Sie zitieren, bezieht sich auf ein völlig anderes Szenario (die Power-Pins des IC selbst, nicht die E / A-Pins wie in Ihrem Szenario).

Was ist zu tun:

1. Einzelne Durchkontaktierung am Ende des Schutzrings zur Grundebene
2. Halten Sie die Kristall- / Osc-Linien so kurz wie möglich
3. Platzieren Sie die Lastkappen neben dem Kristall / Osc. Wenn Sie sie so drehen, dass sie parallel zur langen Seite des Kristalls / Osc sind und die Erdungsstifte einander zugewandt sind, können Sie die Induktivität verringern, dies ist jedoch nicht kritisch tun Sie dies.
4. Gießen Sie eine kleine Oberflächengrundplatte über die Erdungspads (thermisches Relief nicht vergessen) und nähen Sie mit ein paar Durchkontaktierungen auf die darunter liegende Grundplatte.
5. Entweichen Sie den nahe gelegenen PIC-Pins über Fanout und über die untere Oberfläche, um sich weiter fortzubewegen (ermöglicht es den Linien, weniger y-Raum einzunehmen, sodass der Kristall näher am Chip platziert werden kann).
6. In Bezug auf C10 in der Originalfigur. Platzieren Sie es einfach so nah wie möglich an Pin 38 (wie es für mich aussieht). Machen Sie sich keine Sorgen um eine Kappe in der Nähe von Pin 41. Es wird von C10 abgedeckt, auch wenn C10 etwas weiter entfernt ist.

Viel Glück! Ich melde mich, wenn Sie weitere Fragen haben. Prost.