Warum ist die Gate-Ladungskurve (Miller-Plateau) von MOSFETs von Vds abhängig?

10

Ich verstehe nicht, warum die Gate-Ladungskurve (genau: der Miller-Plateau-Teil) von MOSFETs von der Drain-Source-Spannung Vds abhängt.

Das Datenblatt des IRFZ44 zeigt beispielsweise auf Seite 4 (Abb. 6) die Gate-Ladungskurven für verschiedene Vds-Werte.

Warum ist das Miller-Plateau für größere Vds länger? Ist das Plateau nicht von Cgd abhängig? Aber Cgd (= Crss) wird für größere Vds kleiner (siehe Abb. 5 im Datenblatt). Sollte das Miller-Plateau nicht kürzer werden?

mosfet

— Xenu
quelle

Kurz gesagt, der MOSFET arbeitet mit dem elektrischen Feld zwischen dem Gate und dem Kanal. Dieses Feld am Drain-Ende des Kanals ist natürlich eine Funktion der Drain-Spannung.

— Olin Lathrop

@OlinLathrop Xenu ist sich des Gates zu Kanaleffekten bewusst, sonst hätte er nicht nach dem offensichtlichen Konflikt in den Trends zwischen seinem Modell (das mit Abb. 5 übereinstimmt) und Abb. 6

— Platzhalter

Für ein weiteres mentales Modell dessen, was passiert, beginnen wir mit der Bedingung, wenn Vds = 0 und Vgs> Vth. Der Kanal ist gut etabliert und gleichmäßig dick. Wenn wir Vds erhöhen, muss sich der Kanal verjüngen, um das laterale Feld (entlang des Kanals) zu unterstützen. Irgendwann klemmt sich der Kanal ab und zieht sich aus dem Drain zurück. Dies kann als die Kanal- "Platte" des MOS-Kondensators angesehen werden, die kleiner wird, so dass die Kapazität (leicht) abnimmt. Hoffnungen, die ein bisschen helfen. Es ist nicht DIBL, da dies ein Kurzkanaleffekt ist.

— Platzhalter

18

"Warum ist das Miller-Plateau für größere länger ?" $V_{\text{ds}}$

Die kurze Antwort lautet, dass die Breite des Miller-Plateaus mit der Fläche unter der Kurve für skaliert . Aber warum? $C_{\text{gd}}$

Was zeigt das Miller Plateau?

Der Miller-Effekt besteht, weil zwischen Drain und Gate des FET ( ) eine effektive Kapazität besteht , die sogenannte Miller-Kapazität. Die Kurve von 6 im Datenblatt wird durch Einschalten des FET mit einem konstanten Strom in das Gate erzeugt, während der Drain durch eine Strombegrenzungsschaltung auf eine Spannung hochgezogen wurde . Nachdem die Gatespannung über den Schwellenwert angestiegen ist und der Drainstrom diesen Grenzwert erreicht (eingestellt durch die Strombegrenzungsschaltung), beginnt zu fallen und verdrängt die Ladung auf durch das Gate. Während von auf Null Volt fällt , ist $C_ {\text {gd}}$ $V_ {\text {dd}}$ $V_ {\text {ds}}$ $C_ {\text {gd}}$ $V_ {\text {ds}}$ $V_ {\text {dd}}$ $V_G$ wird durch den Verschiebungsstrom von ... das ist das Miller-Plateau stecken . $C_ {\text {gd}}$

Das Miller-Plateau zeigt die Ladungsmenge in durch seine Breite. Für einen gegebenen FET ist die Breite des Miller-Plateaus eine Funktion der Spannung, die von beim Einschalten durchlaufen wird . Die Abbildung zeigt ausgerichtet auf , um dies zu verdeutlichen. $C_ {\text {gd}}$ $V_ {\text {ds}}$ $V_G$ $V_ {\text {ds}}$

Geben Sie hier die Bildbeschreibung ein

Die Gate-Ladungskurve für das IRFZ44 zeigt drei Bereiche von ; Span1 ist 0V bis 11V, Span2 ist 0V bis 28V und Span3 ist 0V bis 44V. Nun sollten einige Dinge klar sein: $V_{\text{ds}}$

$V_{\text{ds}}$ $V_{\text{ds}}$ $V_{\text{ds}}$
$V_{\text{ds}}$
$C_{\text{gd}}$ $V_{\text{ds}}$
$C_{\text{gd}}$
Mehr ist mehr.

Scheinen Ihnen diese Schlussfolgerungen zu handgewellt und zu ölig? Ok, wie wäre es dann damit?

$V_{\text{ds}}$

Beginnen Sie mit der Gleichung für die Ladung eines Kondensators:

Q = CV mit einer Differentialform dQ = C dV

$C_{\text{gd}}$ $V_{\text{ds}}$ $C_{\text{gd}}$ $V_{\text{ds}}$

$C_{\text{gd}}$ $\frac{C_{\text{gdo}}}{k_c \text{V}_{\text{ds}}+1}$

$C_{\text{gdo}}$
$k_c$

Überprüfen Sie dieses angepasste Modell auf das Datenblatt, das wir sehen:

\begin{array}{ccc} V_{ds} & C_{gd} (data) & C_{gd} (model) \\ 1V & 750 p F & 749 p F \\ 8V & 250 p F & 247 p F \\ 25V & 88 p F & 94 p F \end{array}

$\begin{array}{ccc} V_{\text{ds}} & C_{\text{gd}}\text{(data)} & C_{\text{gd}}\text{(model)} \\ \text{1V} & 750pF & 749pF \\ \text{8V} & 250pF & 247pF \\ \text{25V} & 88pF & 94pF \end{array}$

$C_{\text{gd}}$

$\frac{C_{\text{gdo}} \log \left(k_c V_{\text{ds}}+1\right)}{k_c}$ $\frac{\text{1056 pF } \log \left(\text{0.41 } V_{\text{ds}}+1\right)}{\text{0.41 }}$

$V_{\text{ds}}$

Geben Sie hier die Bildbeschreibung ein

$C_{\text{gd}}$ $V_{\text{ds}}$

— gsills
quelle

Schöne Antwort, +1

— Bryan Boettcher

@gsills, nehme an, dass Drain durch einen Widerstand nach Vdd gezogen wird. Warum beginnt Vds zu fallen, nachdem die Gate-Spannung über den Schwellenwert angestiegen ist und der Drain-Strom den vom Widerstand eingestellten Grenzwert erreicht hat? Vds = Vdd - Id * R Sollte Vds auch konstant sein, weil ich konstant bin?

— Anhnha

3

Sobald der MOSFET zu leiten beginnt, gibt es Träger in dem Kanal, wo es vorher keine gab, und die Gate-zu-Kanal-Kapazität steigt an, nicht ab. Es ist zu beachten, dass die in 5 gemessenen Kapazitäten alle bei V _GS = 0 liegen.

Da die Größe des Kanalstroms für ein gegebenes V _GS etwas von V _DS abhängt , ist dies auch die Erhöhung der effektiven Kapazität.

Die Position des zweiten "Knies" in der Kurve stellt den Punkt dar, an dem der Kanalstrom für ein gegebenes V _DS aufhört zu steigen .

— Dave Tweed
quelle

0

Eine höhere Drain-Spannung bedeutet mehr Ladung auf Cgd. So einfach ist das. Der Strom durch Cgd bestimmt die Änderungsrate der Spannung an Cgd. Dieser Strom ist Ig, der durch die Quelle begrenzt ist, so dass mehr Zeit benötigt wird, um mehr Ladung zu entladen.

— user128457
quelle