Frage zu den Mustern der Spurlängenanpassung für Hochgeschwindigkeitssignale

Ein Kollege und ich hatten eine Diskussion und eine Meinungsverschiedenheit darüber, wie Hochgeschwindigkeitssignale auf unterschiedliche Weise längenangepasst werden können. Wir gingen mit einem Beispiel eines DDR3-Layouts.

Alle Signale in der Abbildung unten sind DDR3-Datensignale, daher sind sie sehr schnell. Um Ihnen einen Eindruck von der Skalierung zu geben, beträgt die gesamte X-Achse des Bildes 5,3 mm und die Y-Achse 5,8 mm.

Mein Argument war, dass eine Längenanpassung wie in der mittleren Kurve im Bild die Signalintegrität beeinträchtigen kann, obwohl dies nur auf einer Intuition beruht, ich habe keine Daten, um dies zu sichern. Die Spuren auf der Ober- und Unterseite des Bildes sollten eine bessere Signalqualität haben, dachte ich, aber auch hier habe ich keine Daten, die diese Behauptung stützen könnten.

Ich würde gerne Ihre Meinungen und insbesondere Erfahrungen dazu hören. Gibt es eine Faustregel für die Längenanpassung von Hochgeschwindigkeitsspuren?

Leider konnte ich dies in unserem SI-Tool nicht simulieren, da es schwierig ist, das IBIS-Modell für das von uns verwendete FPGA zu importieren. Wenn ich das kann, melde ich mich zurück.

Ihre Intuition ist richtig, abhängig von der Kantengeschwindigkeit und der Nähe dieser Serpentinenpfade, die Sie selbst verursachen können. Sie werden sich absolut miteinander verbinden, als würden Sie sich fragen. In der Tat, wenn es eng genug ist, kann die Hochfrequenzkomponente gerade durch die S-Kurven koppeln, als wären sie nicht einmal da.

Dann stellt sich die Frage, ob die Kopplung in Ihrer Anwendung ein Problem darstellt. Sie sehen auf diesem Bild für DDR3 weit genug auseinander aus, aber es ist schwer zu sagen. Natürlich wäre eine Simulation des Pfades immer am besten, aber ich weiß, dass wir nicht alle immer Zugang zu teuren Werkzeugen haben, wenn wir sie brauchen :)

Sie scheinen jedoch auf dem richtigen Weg zu sein. Hier spricht Johnson ein bisschen mehr darüber.

Ich arbeite nicht mit DDR-Speicher, daher gehe ich davon aus, dass kein On-Chip-Deskewing verfügbar ist und tatsächlich eine Längenanpassung erforderlich ist. Wenn die Chips selbst in der Lage sind, das De-Skewing durchzuführen, sollten Sie diese Funktion natürlich verwenden, anstatt die Spuren zu erweitern, um eine Längenanpassung durchzuführen.

Angesichts der Tatsache, dass eine Längenanpassung erforderlich ist, scheint alles, was Sie tun, so gut wie möglich zu sein. Hauptsächlich, weil Sie 1 tatsächlich die Längenanpassung durchführen und 2 Bögen anstelle von 90- oder 45-Grad-Biegungen verwenden.

In Ihrem Kommentar erwähnen Sie Ihre Besorgnis, dass die Serpentinenform die Spur parallel zu sich selbst setzt. Das ist eine vernünftige Sorge, aber Sie können nicht viel dagegen tun. Sicherlich würde ich nicht empfehlen, die beiden Chips weiter auseinander zu bewegen, um die Spuren weiter auseinander zu trennen - und trotzdem haben Sie wahrscheinlich eine Platzbeschränkung für das Board, um dies zu verhindern. Angesichts der Tatsache, dass der Abstand zwischen den Spuren 4x oder mehr der Spurbreite entspricht, würde ich nicht erwarten, dass dies ein ernstes Problem darstellt.

Natürlich ist eine Simulation mit HyperLynx oder einem anderen guten SI-Tool ein besserer Weg, um eine endgültige Antwort zu erhalten. Sie sollten in der Lage sein, dieses spezielle Problem zu simulieren, ohne Modelle für Ihre tatsächlichen Chips zu haben.

Eine Sache, die Sie nicht gezeigt haben, ist Ihr Board-Stack. Ohne eine gute Simulation und gute Kenntnisse Ihrer Materialien ist es nicht offensichtlich, dass die Ausbreitungsgeschwindigkeit auf den inneren Schichten gleich der Geschwindigkeit auf den äußeren Schichten ist (wahrscheinlich nicht) und dass eine strikte Längenanpassung zwischen den Schichten richtig ist etwas zu tun. Selbst wenn Sie dies berücksichtigt haben, können Sie erwarten, dass einige Materialschwankungen zu einer Nichtübereinstimmung zwischen den Verzögerungen bei der Verfolgung auf verschiedenen Ebenen führen.

Bei Mikrowellensignalen sollten Sie scharfe Ecken auf Spuren vermeiden, um komplexe Rückflussdämpfungseffekte zu vermeiden. Deshalb sind sie alle glatte Linien. Um die Signalintegrität zu verbessern, benötigen Sie eine Grundebene. Dann ist die Empfindlichkeit gegenüber Layoutunterschieden und Übersprechen geringer, solange die Spurlänge übereinstimmt. Die Spurdicke muss basierend auf der gewünschten Impedanz berechnet werden, um die TDR-Reaktion und den Reflexionskoeffizienten zu verbessern.

Ihre Layout-Software sollte bei Bedarf die gleiche Zeilenlänge generieren.

Hier werden viele weitere Überlegungen zum DDR3-Layout angeboten.