Welche Impedanzen muss ich beim Verlegen von Leiterplatten berücksichtigen?

Ich entwerfe langsame Schaltkreise für Mikrocontroller und dergleichen (normalerweise mit weniger als 20 MHz), und jetzt beginne ich mit einigen schnelleren Schaltkreisen. Was ich wissen möchte ist:

• Welche Überlegungen müssen für Spuren in Hochgeschwindigkeitsstrecken angestellt werden?

• Muss ich jede Leitung zwischen zwei Hochgeschwindigkeitsgeräten einer Impedanzanpassung unterziehen?

• Müssen alle Spuren gleich lang sein?

• Gibt es eine gute Referenz für diese Regeln?

• Kann dies mit Open-Source-Schaltungsentwurfstools ( GEDA und Unternehmen) durchgeführt werden?

(Ich sollte zu Beginn sagen, dass ich einige Erfahrungen mit Boards im 100-MHz-Bereich habe, aber ich bin weit davon entfernt, ein Experte zu sein.)

Die kanonische Referenz ist High-Speed ​​Digital Design von Johnson und Graham. Johnson schrieb auch eine erweiterte Fortsetzung, High-Speed ​​Signal Propagation, im Jahr 2003.

Sie können jedes Board mit GEDA und Firma auslegen, aber es kann in dem Maße beliebig schwierig werden, dass ich ein besseres Tool suchen würde, wenn Sie es bekommen können. Das Anpassen der Länge vieler Spuren von Hand wird schnell mühsam.

Was Sie eigentlich mit Spuren tun müssen, ist auf Folgendes zu achten:

1. Die Länge der Spuren spielt eine Rolle, sobald Ihre Spuren länger als 1/6 der ansteigenden Flanke eines digitalen Signals sind. Bei einer Anstiegszeit von 1 ns auf einer typischen Leiterplatte erstreckt sich die Anstiegsflanke über einen Bereich von ca. 5 cm. Sie möchten also, dass Ihre Leiterbahnen weniger als 5 cm lang sind.

2. Sie möchten die Terminierung Ihrer Leiterbahnen an ihre charakteristische Impedanz anpassen, um reflektierte Signale zu vermeiden. In der Praxis bedeutet dies, entweder einen Widerstand kurz vor Erreichen des Ziels auf Masse zu legen oder einen Widerstand zu Beginn des Trace in Reihe zu schalten. Ich habe festgestellt, dass die Diagramme in Kapitel 12 von Analog Electronics by Crecraft und Gergely einen längeren Blick wert sind: http://books.google.com/books?id=lS7qN6iHyBYC&lpg=PP1&ots=cg6ZMM2GI1&dq=analog%20electronics%20crecraft&pg = PA296 # v = Snippet & q = Weitergabe% 20von% 20a% 20pulse & f = Falsch Für Hersteller-Datenblätter werden manchmal Kündigungsschemata empfohlen.

3. Wenn Ihre Signalgeschwindigkeit zunimmt, müssen Sie sich Sorgen über Spannungen machen, die aufgrund der gegenseitigen Induktivität und der sich schnell ändernden Ströme (V = L * di / dt) in benachbarten Leiterbahnen induziert werden. Die Leute nennen das "Übersprechen". Dies bedeutet, dass Sie Leiterbahnen voneinander entfernen müssen, eine Bodenebene unter all Ihren Leiterbahnen verwenden und / oder Leiterbahnen ("Schutzleiterbahnen") zwischen den Leiterbahnen platzieren müssen, die Sie zu isolieren versuchen.

Das ist alles, worüber ich mir in der Praxis Sorgen mache.

Bei digitalen Hochgeschwindigkeitssignalen sollten Sie die Impedanz der Messkurve an die Ausgangsimpedanz des Ausgangstreibers des Signals anpassen. Viele Signalübertragungsleitungen erfordern auch eine Terminierung. Dies reduziert Reflexionen und Interferenzen zwischen Symbolen. Die Impedanz des Traces wird hauptsächlich von seiner Breite und dem PCB-Stapel bestimmt, aber auch der Signalrückweg spielt eine Rolle. Das Schalten von Schichten oder das Leiten eines Signals über eine geteilte Masseebene führt zu Impedanzdiskontinuitäten und verringert die maximale Geschwindigkeit, mit der die Verbindung betrieben werden kann.

Die Anforderungen an die Anpassung der Trace-Länge richten sich nach den Timing-Anforderungen des von den Signalen verwendeten Busprotokolls. Eb, eine DDR-Speicherschnittstelle erfordert, dass die DQ-Signale (Daten) innerhalb so vieler Pikosekunden des DQS-Signals (Strobe-Signals) ankommen. Eine grobe Schätzung der Nichtübereinstimmung kann aus der Spurlängen-Nichtübereinstimmung und der Ausbreitungsverzögerung der Übertragungsleitung berechnet werden. Signalintegritätsingenieure erstellen genauere Analysen des Zeitversatzes, indem sie Simulationen der Routingtopologie und Modelle der E / A-Treiber ausführen.

Eine gute Referenz zu diesem Thema ist Dr. Howard Johnsons Buch "High Speed ​​Digital Design: Ein Handbuch der schwarzen Magie" (http://www.amazon.com/High-Speed-Digital-Design-Handbook/dp/0133957241).

Jason

Das hängt wirklich davon ab, was Sie unter "hoher Geschwindigkeit" verstehen.

Der wichtigste Faktor für die Entscheidung, ob Sie eine Beendigung benötigen, ist die Zeit, die eine ansteigende Flanke benötigt, um sich auszubreiten. Wenn Ihre Anstiegszeit 100 ps beträgt, spielt es keine Rolle, ob Sie 100 MHz oder 10 MHz sind. Reflexionen verletzen Sie trotzdem. Reflexionen sind jedoch nur dann ein Problem, wenn Sie Übertragungsleitungslängen erreichen. Ich denke, das ist so etwas wie ... für jede 300 ps Anstiegszeit kann man einen Zoll ohne Terminierung gehen. Für eine Anstiegszeit von 0,9 ns können Sie also ungefähr drei Zoll gehen.

Was die Impedanz von Spuren angeht, solltest du "Microstrip" googeln. Sie benötigen eine feste Grundebene unter der Spur. Dann sollte der Abstand der Leiterbahn von der Ebene (bestimmt durch Platinenstapelung) und die Breite der Leiterbahn weitgehend die Leiterbahnimpedanz bestimmen. Viele PCB-Design-Tools berechnen die Leiterbahnimpedanz automatisch für Sie.

Sie müssen nicht die gleiche Länge für die Leiterbahnen festlegen, es sei denn, Ihre Schaltung erfordert dies. Zum Beispiel erfordern DDR-Speicher dies innerhalb einer bestimmten Menge und differentielle Spuren dies.

Der Standard für die Simulation ist HyperLynx (von Mentor). LineSim übernimmt das Pre-Layout. BoardSim übernimmt das Post-Layout.