Kann jemand den Sinn dieses dualen PNP / NPN-Sets erklären?

Ich betrachte mich gerne als ziemlich erfahren im Bereich Elektronikdesign, aber nachdem ich beauftragt wurde, diesen Schaltplan zu überprüfen, bin ich ein wenig ratlos. Dies ist im Grunde die Ausgangsstufe eines Boost-Netzteils:

Ich habe die roten Linien eingezeichnet, um zu symbolisieren, wo die Energie tatsächlich fließt. Der MOSFET Q2 oben links ist sinnvoll (obwohl es keinen Basiswiderstand für Q3 gibt, was der erste Fehler ist, auf den ich hingewiesen habe. 3,3 V von einem Mikro direkt zu einer 0,7 V Basis-Emitter-Diode, ych!). Dies ist nur ein P-FET-Netzschalter.

Was aber seltsamer ist, ist danach - das Q4 / Q5-Paar. Q4 ist ein weiterer P-dotierter Transistor, der als Schalter fungiert, aber das Netz treibt seine Basis in Q5 an - und was treibt Q5 an? Die Ausgabe von Q4! Es ist ein Paradox, wenn Sie mich fragen. Ich habe zwei Hauptprobleme:

1. Das erste ist, was ist der eigentliche Sinn davon? Das einzige, woran ich denken kann, ist, dass Q4 (und damit Q5) standardmäßig eingeschaltet wird, wenn der Ausgang + Vout mit GND kurzgeschlossen wird. Dadurch wird Q5 ausgeschaltet, wodurch Q4 ausgeschaltet wird und die Ausgangsspannung direkt vom Kurzschluss getrennt wird zu GND. Fair genug, wenn es das ist, wofür es ist - wenn es nicht so ist, korrigieren Sie mich bitte.
2. Die zweite ist, meine Vermutung zu entfernen, wird sich dies überhaupt erst einschalten? Wenn Q4 ein P-MOSFET im Verarmungsmodus wäre, würde ich ja sagen, da dies standardmäßig "ein" wäre, 12 V im "anfänglichen" Zustand durchfließen lassen und dann Q5 einschalten, bis der Ausgang + Vout mit GND kurzgeschlossen wurde. In diesem Fall handelt es sich jedoch nur um einen einfachen alten PNP-BJT, der, sofern ich nicht verrückt bin, standardmäßig deaktiviert ist. Somit wird es niemals eingeschaltet.

Vielen Dank. Jeder Einblick von Menschen wäre großartig, da er wie ein praktisches kleines Werkzeug zur Verhinderung von Kurzschlussüberströmen erscheint (obwohl diese Art von Schutz heutzutage intern in viele Chips eingebaut ist). Aber es scheint mir , wie es ist nicht ganz korrekt ausgeführt worden ist , und es muss ein Verarmungs MOSFET , dort sein , statt , so dass es zumindest einen definierten Ausgangszustand.

Verhalten :

Die Schaltung ist ein Latch.

Angenommen, die Startspannung an C5 ist 0 V und Q2 ist eingeschaltet, Vbe von Q5 ist 0 V und bleibt so, es sei denn, ein anderer (nicht gezeigter) Teil der Schaltung zieht die Spannung des + Vout-Netzes hoch und schaltet Q5 und dann Q4 ein .

Von dort sehe ich zwei mögliche Antworten:

• Dies ist eine seltsame Art, eine Ausgabe von einem anderen Ort aus zu aktivieren, was zu kompliziert ist.

• Das ist schlechtes Design

Ich (und alle Kommentatoren) würde die zweite Theorie bevorzugen, die durch einige andere Elemente bestätigt wird, wie das Fehlen eines Basiswiderstands in Q3 oder das globale Filtern.

Überprüfen Sie abschließend den Rest des Schaltplans auf etwas, das Boostrap + Vout könnte, oder auf andere Beispiele für kopiergefügte Schaltkreise, die nicht dazu gehören.