Warum benötigt ein einzelnes UND-Gatter 60 Transistoren?

24

Im Datenblatt für den MC74VHC1G08 heißt es im Abschnitt " Funktionen"Chip Complexity: FETs = 62 .

Warum benötigt dieser IC 62 Transistoren, während ein UND-Gatter mit nur 6 Transistoren hergestellt werden kann?
Wofür werden die anderen 56 Transistoren verwendet? Meine Vermutung wäre eine Art Schutzschaltung, aber ich bin mir nicht sicher.

— eeze
quelle

8

Wie kann man ein CMOS AND Gate mit zwei Transistoren erstellen? Ich brauche mindestens sechs, und ich brauche ein paar mehr, um die Ausgabe zu puffern und eine große Last außerhalb des Chips zu treiben.

— Elliot Alderson

1

Hat es tatsächlich 62 Transistoren oder hat ON eine Formel zur Berechnung der Größe (wie früher "Steuerleistung", nur in die andere Richtung)? Sind alle Transistoren unabhängig oder gibt es eine Reihe von parallelen Transistoren am Ausgang für Fan-Out?

— TimWescott

4

Es gibt möglicherweise nicht buchstäblich 62 Transistoren; Dies könnte eine "normalisierte" Zahl sein, die in eine Art zuverlässigkeitsvorhersagendes Midel eingesteckt wird. Das Datenblatt besagt jedoch, dass es "mehrere Stufen" hat, einschließlich eines Ausgabepuffers. Und ja, der Eingangsschutz würde auch für die Transistoranzahl zählen.

— Dave Tweed

@ElliotAlderson Du hast recht - das sollte 6 sagen, nicht 2.

— eeze

4

@Platytude Ich gebe nicht vor, vollständig zu verstehen, warum, aber ich habe gehört, dass Dioden in CMOS manchmal mithilfe von FETs implementiert werden. Möglicherweise erleichtert es den Herstellungsprozess, mit FETs alles Mögliche zu tun.

— mbrig

33

Es kann mehrere Gründe geben, warum mehr als die mindestens 6 MOSFETs (4 für ein NAND + 2 für einen Wechselrichter) in diesem IC verwendet werden:

Wie im Datenblatt angegeben:

Die interne Schaltung besteht aus mehreren Stufen, einschließlich eines Pufferausgangs, der eine hohe Störfestigkeit und einen stabilen Ausgang bietet.

Die Ausgabe erfolgt mit relativ großen (nicht minimalen) Transistoren. Es sind immer "gefaltet", was bedeutet, dass mehrere Transistoren zu einem großen Transistor zusammengefasst werden, in dem Drain- und Source-Diffusionsbereiche zwischen zwei Transistoren geteilt werden. Dies verhält sich wie ein einziger großer Transistor, kann jedoch auch als eine größere Anzahl von Transistoren gezählt werden, wenn Sie eine höhere Transistoranzahl wünschen.
Der ESD-Schutz an Eingängen und Ausgängen von ICs, die in modernen CMOS-Prozessen hergestellt werden, verwendet häufig "Grounded-Gate-MOSFETs" anstelle der herkömmlicheren Dioden.
Eine "ESD-Klemm" -Schaltung wird zwischen den Versorgungsstiften benötigt, eine solche Schaltung besteht aus ein paar Transistoren.
Digitale Schaltungen (wie dieses UND-Gatter) benötigen häufig eine chipinterne Versorgungsentkopplung. Diese Zellen werden "Decap-Zellen" genannt. Dies sind Kondensatoren zwischen den Versorgungsschienen. Diese Kondensatoren werden meistens unter Verwendung der Gate-Drain / Source-Kapazität von Transistoren hergestellt.
In CMOS-Prozessen sind die MOSFETs die "grundlegendsten" Komponenten, sie sind auch die am meisten gesteuerten und flexibelsten Komponenten, daher bevorzugen IC-Entwickler, wann immer möglich, einen MOSFET.

Alles in allem ist es "ziemlich einfach", 62 Transistoren zu benötigen, um eine scheinbar einfache Funktion wie ein UND-Gatter auszuführen. Das liegt auch daran, dass dieser IC "ein bisschen mehr" ist als nur ein einfaches UND-Gatter. Die UND-Gatter in komplexeren Schaltungen wie CPUs, Mikrocontrollern usw. verwenden oft nur 6 Transistoren. Aber das sind keine "Stand Alone" UND Tore wie dieses IC.

— Bimpelrekkie
quelle

Gibt es einen Grund, warum Sie nicht einfach einen größeren Transistor auf dem Chip herstellen würden, anstatt mehrere kleinere parallel zu verwenden?

— DKNguyen

2

@Toor Ja, die Größe des Transistors. Angenommen, ich benötige ein W / L von 1000 um / 0,13 um. Dies würde einen sehr breiten (1 mm), aber sehr dünnen (weniger als 0,0005 mm) Transistor bedeuten, was unpraktisch ist, was zu einer sehr unbrauchbaren Größe für den Chip führen würde. Was bevorzugt wird, ist ein fast quadratischer Chip (aber ein Rechteck ist auch in Ordnung). Also falten wir diesen Transistor in zum Beispiel 20 kleinere von 50 um / 0,13 um und kombinieren dies zu einer rechteckigen Form. Schauen Sie sich an, wie das hier aussieht: zeptobars.com/en/read/…

— Bimpelrekkie

1

Der "gefaltete" Ausgangstransistor dieses LDO ist die Struktur zwischen diesen beiden "Blobs" (das sind die Bondpads) im oberen rechten Teil des Bildes. Obwohl dies ein LDO ist, würde es auf jedem IC ähnlich aussehen, bei dem große MOSFETs benötigt werden.

— Bimpelrekkie

2

Ah, so ist es also, dass Sie den Transistor in alle Ecken und Winkel auf dem Wafer "gießen" können. Als würde man Sand in ein Glas gießen, anstatt ihn mit ein paar großen Steinen und leeren Räumen zu füllen.

— DKNguyen

@Toor Richtig, es ist nicht so einfach wie das Eingießen von Sand, aber die Idee ist in der Tat dieselbe. Es ist viel einfacher, eine (zufällig verteilte) Form mit kleinen Einheiten zu füllen, als sie effizient mit einem sehr langen und schmalen einzelnen Transistor zu füllen.

— Bimpelrekkie

8

Von ON Semiconductor MC74VHC1GT00 - Produkthandbuch für ein einzelnes NAND-Gatter mit zwei Eingängen :

Die interne Schaltung besteht aus mehreren Stufen, einschließlich eines Pufferausgangs, der eine hohe Störfestigkeit und einen stabilen Ausgang bietet.

Die Eingangsstruktur MC74VHC1G00 bietet Schutz, wenn unabhängig von der Versorgungsspannung Spannungen bis zu 7 V anliegen. Auf diese Weise kann der MC74VHC1G00 zum Anschließen von 5-V-Stromkreisen an 3-V-Stromkreise verwendet werden.

Chipkomplexität: FETs = 56

Abschaltschutz für Eingänge

Ausgewogene Ausbreitungsverzögerungen

Von ON Semiconductor MC74VHC1GT00 - Datenblatt für ein einzelnes NAND-Gatter mit 2 Eingängen .

$V_{CC}$ $V_{CC}$

$I_{OFF}$

ESD-Spannungsfestigkeit> 2000V

Wir haben mindestens drei Stufen, die Eingang, Logik und Ausgang sind.

Das UND-Gatter MC74VHC1G08, das aus einem NAND und einem NOT gebildet werden kann, benötigt 62 FETs. Der MC74VHC1GT00 NAND benötigt 56. Die gleiche Familie, also ungefähr 6 FETs, um einen Inverter zu implementieren. Das würde bedeuten, dass der MC74VHC1G00 ungefähr 9 Tore an Funktionalität und der MC74VHC1G08 10 Tore haben würde.

Die Basis der Frage des OP ist, dass eine UND-Logik von 6 Gattern implementiert werden kann, aber ein NICHT in einem MC74VHC1G08 muss aus mindestens 6 FETs bestehen.

Sagen Sie 8 + 6, um die Logik zu implementieren. Dann verbleiben ca. 48 FETs, um alle zusätzlichen Schutzfunktionen bereitzustellen.

Schätze 5/6 FETs / Eingang, um ESD-Schutz zu bieten = 36 FETs.

Der Rest, um alle anderen Schutzmaßnahmen zu bieten. Dies ist eindeutig kein einfaches UND-Gatter.

— StainlessSteelRat
quelle

3

Wie viele parallele kleine MOSFETs enthält ein Leistungs-MOSFET? Tausende? Dieses kleine Gate hat einen ziemlich hohen Ausgangsstrom, so dass es 62 winzige MOSFETs benötigt, um dies zu tun.

Meine zwei Cent sind eine Vermutung wert.

— Audioguru
quelle

2

Je schwerer das Gate eines MOSFET angesteuert wird, um ihn einzuschalten, desto länger dauert es, bis der MOSFET anschließend ausgeschaltet wird. Die Leistung kann verbessert werden, indem eine Schaltung hinzugefügt wird, um die überschüssige Gate-Spannung zu begrenzen, obwohl es schwierig ist, dies zu tun, ohne die Verlustleistung im Ruhezustand zu erhöhen.

Ich weiß nicht, welche genauen Techniken in CMOS verwendet werden, um Übersättigung zu verhindern, aber Schottky-Bauelemente mit niedriger Leistung, die auf Transistoren mit bipolarem Übergang basieren, können ein nützliches Analogon liefern. Betrachten Sie die beiden folgenden einfachen Wechselrichter:

schematisch

^{simulieren Sie diese Schaltung - Schaltplan erstellt mit CircuitLab}

Der Wechselrichter auf der linken Seite ist einfacher als der auf der rechten Seite, aber wenn man die Simulation durchführt, sieht man, dass die Schaltung auf der rechten Seite durch Hinzufügen der Diode viel schneller abschaltet als auf der linken Seite.

In den unten aufgeführten BJT-basierten Wechselrichtern erhöht die Schottky-Diode die Verlustleistung in R3 geringfügig, diese Erhöhung ist jedoch im Vergleich zum Gesamtstromverbrauch geringfügig. In einem CMOS-Bauelement würde ein einfaches Klemmen der Gate-Spannung die Verlustleistung erhöhen, was die Verwendung anderer, ausgefeilterer Ansätze erforderlich macht.

— Superkatze
quelle

Ich erinnere mich nicht, dass MOS Verhaltensprobleme hatte, die das Laden verlangsamen.

— analogsystemsrf

Für kleine MOSFETs ist es wahrscheinlich nicht sinnvoll, zusätzliche Schaltkreise hinzuzufügen, um die Dinge optimal vorzuspannen, aber große MOSFETs werden mindestens Gate-Kapazität haben, und ich denke, sie haben darüber hinaus andere Designprobleme, obwohl ich nicht genau weiß, was sie sind . Die Verwendung eines NAND-Gatters mit vier Transistoren, das einen Wechselrichter mit zwei großen Transistoren (oder sogar zwei große parallel geschaltete Gruppen von Transistoren) speist, würde wahrscheinlich nicht die Leistung bringen, die mit einer besseren Steuerung der Gatespannungen erzielt werden könnte.

— Supercat

1

Vielleicht hat der Chip tatsächlich vier AND-Gates, weil er denselben physischen Chip wie dieser MC74VHC08-Chip verwendet und nur eines der Gates verdrahtet .

Warum entstand der Aufwand für das Entwerfen, Testen und Unterstützen eines ganzen separaten Chips, wenn die Kosten zwischen 17 und 62 Transistoren auf Silizium im Grunde genommen gleich Null sind?

Das würde zu 2 oder 6 Transistoren zum Schutz der Stromversorgung und zu 14 oder 15 Transistoren pro UND führen. Nicht so unvernünftig.

— Harper - Setzen Sie Monica wieder ein
quelle

Ich wundere mich auch darüber - es ist keine verrückte Idee, da der größte Teil des Stromverbrauchs dynamisch wäre und die ungenutzten Gates schwer zu beanstanden wären. Ihr Link zum Datenblatt für das Vierteil lautet jedoch "Chipkomplexität: 24 FETs oder 6 äquivalente Gates" - also einfacher .

— Chris Stratton