ESD-Effekt am MCU-Pin

Ich habe eine Frage zum ESD-Effekt auf MCU-Pins, die mich stört. Als Eingang konfigurierte MCU-Pins, die nicht niedrig oder hoch gezogen werden, verursachen wahrscheinlich Probleme und sehr wahrscheinlich Probleme im Falle eines ESD-Impulses.

Aber was ist mit:

MCU-Pins als Tri-State konfiguriert?
Als Ausgang konfigurierte MCU-Pins?
Würde es ein Design robuster machen, nicht verwendete MCU-Pins als Ausgang zu konfigurieren?

esd

— JakobJ
quelle

Als "Tri-State" konfigurierte Pins sind Eingänge.
Stifte, die aktiv hoch oder niedrig angesteuert werden, haben eine niedrige Impedanz, wodurch sie weniger anfällig für ESD sind. Ein Fall davon sind niedrige Ausgänge. Ja, das ist eine gute Sache, wenn nicht verwendete Pins verwendet werden.

— Olin Lathrop
quelle

In jedem Pic-Datenblatt, das ich jemals gelesen habe, wird empfohlen, nicht verwendete Pins aus diesem Grund niedrig zu halten, und ich glaube, dass dies im Allgemeinen der Neustartstatus der TRIS- und PORT-Register ist.

— Captncraig

@CMP Der Neustartstatus der TRISx-Register ist als Eingabe.

— m.Alin

Interessant. Irgendwelche Erkenntnisse darüber, warum, wenn sie auch empfehlen, sie niedrig zu halten, wenn sie nicht verwendet werden?

— Captncraig

@CMP Schauen Sie sich die Antworten auf diese Frage für einen Einblick

— m.Alin

@Jakobj: Zwischen Pin und Masse befindet sich ein FET im eingeschalteten Zustand, daher sollte der größte Teil des Stroms dort fließen, wo er ordnungsgemäß gehandhabt werden kann. Der Einschaltwiderstand des FET senkt auch die Impedanz der Leitung. Dies bildet einen Spannungsteiler mit der unvermeidbaren Kapazität zwischen der Leitung und dem Multi-kV-Impuls. Je niedriger die Impedanz ist, desto stärker wird dieser Impuls gedämpft und desto geringer sind die Spannungsspitzen, die wiederum an möglicherweise schlechten Stellen geringere Ströme verursachen.

— Olin Lathrop