Verwenden Sie heutzutage VHDL?

Ich bin ein Student der Elektrotechnik und studiere die Hardwarebeschreibungssprache VHDL. Ich habe bei Google nach einer IDE gesucht (ich bin auf einem Mac), aber diese Sprache scheint ziemlich tot zu sein.

Hier ist meine Frage: Wird VHDL in meinem zukünftigen Job als Elektrotechniker für mich nützlich sein? Benutzt du es?

UPDATE: Vielen Dank an alle für die Antworten, ich habe mich mit meinem ersten Eindruck eindeutig geirrt.

Ich benutze NUR VHDL. Es ist alles andere als tot. Vor ein paar Jahren schien es eine 50/50-Trennung zwischen Menschen zu sein, die VHDL oder Verilog verwenden (bestenfalls anekdotische Beweise), aber ich bezweifle, dass sich seitdem viel geändert hat.

Die neueste Version von VHDL ist "VHDL-2008", was in Bezug auf den Sprachstandard erst gestern war.

Wenn Sie mit programmierbarer Logik arbeiten möchten (z. B. FPGAs, nicht MCUs), müssen Sie VHDL und Verilog kennen. Als Student müssen Sie wahrscheinlich beide lernen, beide verwenden und in beiden untersucht werden. Das war sicherlich der Fall für mich (und ich habe nur ein paar Kurse in ASIC-Design belegt), obwohl es schon lange her ist.

Möglicherweise sind VHDL oder Verilog Ihnen vorzuziehen. Ich habe eine persönliche Vorliebe für Verilog, aber beide zu kennen hilft.

Als zukünftiger Ingenieur können Sie die Chancen auf einen guten Job beim Entwerfen mit FPGAs (und ähnlichen Technologien) ungefähr verdoppeln, wenn Sie sowohl Verilog als auch VHDL verwenden können.

Sie sollten versuchen, die Auswahl so irrelevant (für Sie) wie möglich zu treffen, abgesehen von persönlichen Vorlieben. Eine Sprache ist nur ein Mittel, um ein Ziel zu erreichen, kein Selbstzweck. Betrachten Sie sich als glücklich, dass es nur zwei große HDLs gibt. Wenn Sie Informatiker wären, müssten Sie ein gutes Dutzend völlig unterschiedlicher Familien von Programmiersprachen lernen und in Stunden eine neue lernen und ihre Redewendung in Tagen verstehen.

Abgesehen davon: Programmiersprachen (zur Steuerung des Betriebs von Turing-Maschinen) und Hardwarebeschreibungssprachen (zur Steuerung der Hardwarekonfiguration) sind verschiedene Dinge, obwohl die meisten HDLs Strukturen haben, die sie entweder wie Programmiersprachen aussehen lassen oder sie programmieren lassen Sprachen auch . Wenn dies verwirrend ist, akzeptieren Sie einfach, dass Sie kein Computerbetriebssystem in VHDL schreiben können, genauso wie Sie eine RISC-CPU in C nicht beschreiben können .

VHDL ist keine tote Sprache. Ihr Problem ist, dass Sie nach Tools für die VHDL-Programmierung unter Mac OS X gesucht haben. Leider gibt es nur sehr wenige Optionen für die anständige HDL-Programmierung (Verilog oder VHDL) von einem Mac aus. Die einzige echte Option, die ich kenne (wobei real ein ziemlich flexibles Adjektiv ist), ist der Icarus Verilog Simulator .

Die andere echte Option, die ich wähle, besteht darin, Ihren Mac zu booten und auf diese Weise Windows- oder Linux-basierte Tools zu erwerben.

Ja, ich benutze VHDL täglich. Und C ++, C, Matlab, Python . Weniger häufig verwende ich auch TCL-, Perl-, Makefiles-, Bash-Skripte und sogar CMD-Skripte (aagh!)

VHDL ist definitiv nicht tot. Es konkurriert mit der Sprache Verilog (oder genauer gesagt mit Verilogs Nachfolger SystemVerilog).

Mein Verständnis ist, dass VHDL aus irgendeinem Grund in der Vergangenheit die gebräuchlichste Sprache für das FPGA-Design und umgekehrt für das ASIC-Design war.

Die Sprachen sind syntaktisch ziemlich unterschiedlich, aber semenatisch so ähnlich, dass sie für Designzwecke fast austauschbar sind. Als solches hängt es hauptsächlich von der Organisation ab, welche verwendet wird.

Im Vergleich zu Programmiersprachen (VHDL und Verilog sind HDLs (Hardware Description Langauges), keine Programmiersprachen) gibt es nicht viele lohnende kostenlose Tools. Die besten Werkzeuge sind im Allgemeinen teure Handelsprodukte (obwohl sie häufig kostenlose akademische Lizenzen anbieten).

Ich habe VHDL verwendet, weil es das war, was mir in der Schule beigebracht wurde. Ich verwende Verilog jetzt einfach, weil es die einzige Sprache ist, die die meisten Open-Source-FPGA / HDL-Tools wie YOSYS, IceStorm, PrjTrellis usw. unterstützen. Ich habe einen Mac, daher muss ich Open-Source-FPGA-Programmierer und -Compiler weder als Xilinx, Altera noch verwenden Lattice veröffentlicht ihre Tools für OS X. Man könnte Wine verwenden, aber ich habe festgestellt, dass die Open Source-Tools um Größenordnungen schneller sind (ganz zu schweigen davon, dass sie kostenlos sind).

Die größte Begründung für die Verwendung von Verilog ist das Tool Verilator. Mit Verilator können Sie Verilog in C-Code kompilieren und Hardware auf Ihrem Computer buchstäblich instanziieren, die mit anderen Bibliotheken kommunizieren kann. Ich entwerfe ein Faltungsnetzwerk in HDL. Dies bedeutet, dass ich Python-Push-Daten auf mein virtuelles FPGA übertragen und ein Bild zurückerhalten kann. Ich habe sogar von verrückten Sachen gehört, bei denen der Schöpfer von ZipCPU Datenströme auf seinem virtuellen FPGA geladen und mit ihnen interagiert hat. Verilator unterstützt leider nur Verilog - aber es ist was es ist.

Abgesehen davon sagte mein Professor für eingebettete Systeme, dass VHDL historisch für Bildung und Regierungszwecke beliebt sei, da es von Anfang an ein offener Standard sei. Nachdem Verilog etwa 10 Jahre lang geschlossen geblieben war, wurde es schließlich als offener Standard veröffentlicht. Zu diesem Zeitpunkt hatte VHDL bereits seine Spuren hinterlassen.

Ich werde die anderen Antworten wiederholen, indem ich sage, dass VHDL alles andere als tot ist. Es ist eine von zwei Sprachen, aus denen Sie ein FPGA entwerfen können. Wie in anderen Antworten angegeben, ist Verilog Ihre einzige andere Wahl. Bisher habe ich nur an Orten gearbeitet, die VHDL verwenden (es scheint regional zu sein, welche Sprache verwendet wird). Wenn Sie möchten, dass Tools in beiden Bereichen entworfen werden, würde ich empfehlen, entweder die XST-Suite von Xilinx oder die Quartus-Suite von Altera zu verwenden.

Wenn Sie wissen möchten, ob VHDL lebt, durchsuchen Sie einige Websites für die Jobsuche wie dice.com, monster.com oder Indeed.com nach vhdl. Sie werden feststellen, dass es eher eine Nische als die Standard-C / C ++ - Programmierung ist, aber sehr wünschenswert.

Ich habe VHDL bei Intel und Qualcomm sowie bei verschiedenen Unternehmen der Verteidigungsindustrie und bei Startups eingesetzt.

Die MSM-Chips von Qualcomm für Mobiltelefone sind in VHDL geschrieben. Ich stimme den anderen Postern zu, dass es jedoch regional zu sein scheint.

Die Elektrotechnik ist ein weites Feld, und Sie benötigen möglicherweise nie Vhdl, wenn Sie sich beispielsweise auf HF spezialisieren. Wenn Sie sich jedoch mit digitaler Hardware und / oder Fpga beschäftigen, benötigen Sie entweder VHDL oder Verilog sowie eine Reihe anderer Skriptsprachen wie TCL, Perl, Python und Matlab. Bei der Wahl zwischen VHDL und Verilog muss man sich nicht zu sehr darum kümmern. Sie sind nur eine Sprache, um Ihr Design auszudrücken. Die Grundlagen des digitalen Designs bleiben unverändert.

Wie bereits erwähnt, werden VHDL und Verilog zur Beschreibung des Designs digitaler Hardware verwendet. Der Code wird dann von einem "Synthese" -Tool verarbeitet, das die Logik generiert, die unsere beschriebene Hardware erreichen soll, was im Grunde zu einer Netzliste führt.

VHDL ist in Europa beliebter und Verilog in den USA beliebter. Es ist jedoch am besten, beide zu lernen. In einem Give-Job verwenden Sie meist nur einen davon. Möglicherweise muss jedoch Code in beiden gelesen werden.

Ich bin seit einigen Jahren Ingenieur und habe gesehen, dass VHDL in allen Fällen verwendet wird. Ich komme aus Großbritannien.

Der Hauptstreitpunkt ist, dass wir, da Entwürfe im Laufe der Jahre so komplex geworden sind, einen neuen Ansatz bei der Entwurfsüberprüfung benötigen. Hier verwenden wir Simulationen, um zu beweisen, dass unser Design wie beabsichtigt funktioniert. Dies ist die kritischste Phase des Entwurfszyklus und die Phase, in der die meiste Zeit verbracht wird.

Vor vielen Jahren wurde eine Sprache namens SystemVerilog erstellt, um Verilog leistungsstarke Funktionen hinzuzufügen, mit denen das Design der Designüberprüfungsfunktionen verbessert werden kann. SystemVerilog enthält Verilog und mehr. SystemVerilog ist eine HVL-Sprache (Hardware-Überprüfungssprache), während Verilog und VHDL HDL (Hardware-Beschreibungssprache) sind. Dies ließ VHDL schwächer aussehen als Verilog, da sie sich für SystemVerilog entscheiden und VHDL löschen müssten, wenn sie eine einzige Sprache und Software verwenden möchten, um komplexe Designs zu schreiben und diese mithilfe komplexer Techniken wie der eingeschränkten Erzeugung zufälliger Stimuli und Assertion-basierter Testbenches zu überprüfen. In jüngerer Zeit wurde jedoch eine Methode namens OSVVM entwickelt, die VHDL-2008 nutzt, um dieselben Funktionen wie in SystemVerilog, jedoch in VHDL zu erzielen.

Zu diesem Zeitpunkt könnten Sie entweder lernen und sicher sein.

Ich muss sagen, dass VHDL im Sterben liegt. Gründe dafür:

1. vhdl2008 wird von EDA noch nicht vollständig unterstützt. Es ist jetzt 2018
2. Bibliotheken sind einfach in Ordnung. Aber wenn Sie ausgefallene Funktionen wünschen, ist es zu schwer. Zum Beispiel gibt es ieee_proposedim Internet zu viele Fragen . Datei IO ist verrückt.
3. Ich mag den strengen Stil, aber er sollte nicht unpraktisch oder überflüssig sein. v2008 macht es besser, wird aber von EDA noch nicht vollständig unterstützt. Also benutze ich immer noch v93.
4. Überprüfung der SystemVerilog-Domänen.

Ich weiß, dass es einige Unternehmen gibt, die SV in Bezug auf das RTL-Design eine höhere Priorität als VHDL eingeräumt haben. Für Anfänger lernen Sie einfach SV.

VHDL ist die Sprache des Teufels. Die gesamte gewerbliche Industrie und das Militär an der Westküste verwenden Verilog. Nur die alten Dinosaurier-Militärfirmen an der Ostküste (wie BAE) verwenden VHDL. Bei Verwendung von Verilog Vers VHDL wird die Eingabe um etwa 50% reduziert. Jetzt sehen Sie, wie Militärfirmen an der Ostküste endgültig zusammenbrechen und Verilog adoptieren. Haben Sie jemals von System VHDL gehört, nein? VHDL wird wie die Softwaresprache Ada irgendwann auf der Strecke bleiben.