Wann muss ich einen Taktpuffer-IC verwenden?

Ich entwerfe eine Schaltung und eine Leiterplatte zum Ansteuern von 7 DACs von einem FPGA. (DAC ist AD9762 )

Wäre es möglich, die Takteingänge aller 7 DACs mit einem einzigen Takteingang (von einem PLL-Ausgangspin) des FPGA anzusteuern? Oder ist das ein Rezept für eine Katastrophe?

Es wird eine Single-Ended-Uhr mit einer max. freq. von 125 MHz.

Oder sollte ich einen Taktpuffer verwenden, um den Takt vor jedem DAC-Takteingang zu puffern?

Wenn ja, ist dies ein guter Taktpuffer? ( NB3N551 )

Gibt es eine bessere, die ich verwenden kann?

Bearbeiten: Entschuldigung, ich hätte erwähnen sollen: Alle DACs befinden sich auf einer 5 "x 5" -Platine, die über ein kurzes Flachbandkabel (einige Zoll) mit der FPGA-Karte verbunden ist.

Edit2: Wenn ich die Frage umformulieren kann: Wenn ich mir den Platz und die Kosten der Uhrpuffer leisten kann, gibt es mögliche Nachteile? Oder wäre das der sichere Weg, dies zu tun?

— jeep9911
quelle

Ich bin mit diesen speziellen Chips nicht vertraut, aber das erste, was ich tun würde, ist ("Schaltungsdesign 101") das Datenblatt des Herstellers zu konsultieren. Was kann die Uhr fahren und was benötigen die DACs für den Anfang ... Nachdem ich gelernt hatte, was ich daraus machen konnte, wenn ich noch Fragen hatte, könnte ich sie in einem Internetforum stellen ...

— UnconditionallyReinstateMonica

Wichtige Fragen zur Beantwortung dieser Frage: Kann Ihr FPGA über seinen Ausgangspin ~ 25 mA liefern? Können Sie die DACs in der Nähe (innerhalb weniger Zentimeter) des FPGA platzieren oder haben Sie andere Gründe, die bedeuten, dass Sie sie weit entfernt platzieren müssen? Müssen alle DACs gleichzeitig (innerhalb von 1 ns voneinander) aktualisiert werden, oder ist es in Ordnung, wenn sie zu leicht unterschiedlichen Zeiten aktualisiert werden?

— Das Photon

@mickeyf, wir sind ein Internetforum ... Jeep, hast du Probleme mit Jitter zwischen den DAC-Ausgängen?

— Kortuk

@mickeyf, das Datenblatt enthält nur wenige Informationen zu Takteingangsschaltungen. Mit dieser Frage habe ich auch einen technischen Support gestartet.

— Jeep9911

@ ThePhoton, gute Punkte. Ich denke, das FPGA kann bis zu 24mA liefern. Ich hätte auch erwähnen sollen, dass die DACs auf einer Hälfte einer 5 "x 5" -Platine platziert werden, aber über ein kurzes (einige Zoll) Flachbandkabel mit dem FPGA verbunden sind. Eine möglichst gleichzeitige Aktualisierung der DACs ist wünschenswert, da dies für eine Kommunikationsanwendung gilt. Ist die ~ 25mA-Schätzung für einen DAC oder für alle 7 DACs?

— Jeep9911

Antworten:

Es wird kein Problem geben (außer für zusätzliche Leistung und Kosten), wenn Sie einen Clock-Fanout-Puffer in diesem Design verwenden, aber ich bezweifle, dass Sie ihn tatsächlich benötigen .

Da sich Ihre DACs alle innerhalb von 5 Zoll voneinander befinden, sollten Sie mit einem einzelnen Empfangspuffer am Ende des Flachbandkabels einverstanden sein. Das Fan-Out aus dem Empfangspuffer kann entweder ein Stern mit Quell-Serien-Terminierung für jede Fanning-Out-Zeile sein, wie in Apalopohapas Antwort, oder eine Daisy-Chain mit einer geteilten Terminierung am anderen Ende. Die geteilte Beendigung wäre ein Widerstand gegen Erde und einer gegen Vcc, was ein Thevenin-Äquivalent von R0 zu VCC / 2 liefert. R0 würde abhängig von Ihrer Gleisgeometrie Ihrer nominalen Übertragungsleitungsimpedanz entsprechen. Die Verwendung einer charakteristischen Impedanz von 50 Ohm ist üblich. Sie sparen jedoch Strom, wenn Sie einen höheren Wert wie 75 oder 100 Ohm verwenden.

Bei einem Abstand von maximal 5 Zoll zwischen DACs würden Sie von einem Unterschied der Aktualisierungszeiten zwischen den DACs von bis zu 1 ns bei einer Abtastperiode von 8 ns sprechen. Der Zeitunterschied wäre über Zeit und Temperatur sehr wiederholbar, da er nur von den Spurlängen zwischen den Chips abhängt.

NB Denken Sie daran, dass Sie, wie auch immer Sie Ihr Taktsignal puffern, auch Ihre Datensignale puffern möchten, um deren Verzögerung zu verwalten und die korrekten Abtast- und Haltezeiten an den DAC-Eingängen aufrechtzuerhalten.

— Das Photon
quelle

Vielen Dank. Es ist schwierig, einen Single-Ended-Clock-Fanout-Puffer zu finden. Idealerweise würde ich gerne eine finden, die 1: 8 ist, aber ich habe sie noch nicht gefunden. Ich werde wahrscheinlich mit Star Fanout mit Serienbeendigung gehen. Für meine Datensignale verwende ich ein 74VHC595-Schieberegister, das sich um die Pufferung kümmert, aber ich werde wahrscheinlich auch eine Serie von 50 Ohm am Ausgang hinzufügen.

— Jeep9911

Sie können immer Taktpuffer mit der Verzögerung "Null" verwenden. Zypresse war eine gute Quelle für 1: 4- und 1: 8-Puffer; Ich habe ihre 1: 4 Single-Ended für 25-MHz-MII-Schnittstellen verwendet.

— Akohlsmith

Sie können einen R Ohm-Widerstand (ersetzen Sie R durch die charakteristische Impedanz Ihrer Spur) in Reihe für jeden Taktlüfter "so nah wie möglich" am Pin im fpga schalten (und keinen internen Vorwiderstand verwenden) fpgas Angebot). Auf diese Weise sterben Reflexionen von jedem Knoten ab, wenn sie zur Quelle zurückkehren, und verursachen keine doppelten Trigger an den anderen Eingängen.

— Apalopohapa
quelle

Ich würde mir Sorgen machen, dass der DACS eine Eingangsimpedanz von mehr als 0 Ohm für ein Signal hat, das aufgrund seines spektralen Inhalts wahrscheinlich im mittleren oder hohen MHz-Bereich liegt.

— Kortuk

Für eine TTL / CMOS-Quelle mit Daisy-Chain-Routing ist eine Terminierung gegen Masse keine gute Idee. Ihre Taktquelle müsste im hohen Zustand ungefähr 50 mA liefern. Es ist wahrscheinlich vorzuziehen, einen geteilten Abschluss (Widerstandsteiler) zu verwenden, der VCC / 2 ein Thevenin-Äquivalent von 50 (oder 60 oder 70, abhängig von der Spurengeometrie) ergibt.

— Das Photon

Einverstanden. Ich habe die Verkettungsalternative aus der Antwort entfernt.

— Apalopohapa

Gute Idee. Vielen Dank. Ich habe mir das Bewertungsschema für den DAC-Chip angesehen und es sieht so aus, als hätten sie einen Vorwiderstand und einen Widerstand gegen Masse an allen digitalen Eingängen und der Uhr. Ich hatte nicht darüber nachgedacht, das hinzuzufügen, aber das ist eine gute Idee. <br/> Leider liefern sie keine Werte, da die Zeilen zu einem Header auf dieser Platine gehen. Ich kann später mit Werten herumspielen, aber gibt es eine Möglichkeit, eine gute Annäherung zu berechnen? Die angegebenen DACs befinden sich innerhalb von 5 Zoll und die Kabel sind ungefähr gleich lang.

— Jeep9911