Update : Die Folgefrage zeigt meine Einstellung zum resultierenden PCB-Layout.
Ich lege mein erstes Board mit einem uC aus (ich habe eine angemessene Erfahrung in der Verwendung und Programmierung eingebetteter Systeme, aber dies ist das erste Mal, dass ich das PCB-Layout mache), einem STM32F103, dies wird ein Mixed-Signal-Karte, die sowohl die internen DACs des STM als auch einige externe DACs über SPI verwendet, und ich bin etwas verwirrt über die Erdung.
Die Antworten auf diese Fragen:
- Entkopplungskappen, Leiterplattenlayout
- Konkurrierende PCB Crystal Layout-Empfehlungen
- Mixed-Signal-PCB-Layout für PSoC
Stellen Sie klar, dass ich eine lokale Erdungsebene für die uC haben sollte, die an genau einem Punkt mit der globalen Erdung verbunden ist, und ein lokales Stromnetz, das an derselben Stelle mit der globalen Erdung verbunden ist. Das mache ich also. Mein 4-Schicht-Stapel ist dann:
- lokale GND-Ebene + Signale, uC, es sind 100nF-Entkopplungskappen und der Kristall
- globales GND, ungebrochen mit Ausnahme von Durchkontaktierungen. Laut Quellen wie Henry Ott ist die Grundebene ungeteilt, wobei die digitalen und analogen Abschnitte physikalisch getrennt sind.
- Stromversorgung, eine 3,3-V-Ebene unter dem IC, dicke Spuren für die externen 3,3-V-DACs, dickere Spuren für die Verteilung der Volt im analogen Bereich.
- Signal + 1uF Entkopplungskappen
Weiter entfernt auf der Platine befinden sich die analogen Komponenten und Signale auf der oberen und unteren Schicht.
Also die Fragen:
- sollte ich den globalen Boden unter der uC brechen, oder ist es gut, die volle Grundebene unter der lokalen zu haben?
- Leistungsebene: Ich beabsichtige, eine Leistungsebene nur unter der uC zu haben und Vias zu verwenden, um die Energie zu den Entkopplungskappen und damit zur uC auf der obersten Schicht zu bringen, da ich anderswo nicht wirklich eine verwenden kann. Die externen DACs sollten sternverteilt sein, daher habe ich separate Spuren für sie, und der Rest der Platine ist Volt. Klingt das in Ordnung?
- Ich verwende sowohl den ADC als auch den DAC des uC und generiere eine Referenzspannung im analogen Bereich der Platine, die ich mit einer Spur auf der Leistungsebene zum Vref + -Pin des uC bringe. Wo soll ich den Vref-Pin anschließen: lokale Erdung, globale Erdung oder eine separate Spur in der Leistungsebene, die ihn mit der globalen Erdung im analogen Abschnitt verbindet, wo die Erdung ruhig sein sollte? Vielleicht in der Nähe des Ortes, an dem die Referenzspannung erzeugt wird? Beachten Sie, dass sich beim STM32 der Vref- vom analogen Erdungs-VSSA-Pin unterscheidet (der vermutlich zur lokalen GND-Ebene geht?).
Alle anderen Kommentare zum Design hier sind natürlich auch willkommen!