Ich werde versuchen, dies kurz zu beantworten, aber eine großartige Ressource für diese Art von Frage ist Eric Bogatins Signal- und Leistungsintegrität - vereinfacht .
Sie haben mehrere sehr schnelle Protokolle aufgelistet und beschrieben, deren Signalflankenraten im Bereich von Hunderten von Pikosekunden liegen. Dies bedeutet, dass sogar Spuren von nur ein paar Zentimetern als elektrisch lang angesehen werden können können und dass diese Übertragungskanäle als Übertragungsleitungen verlegt werden müssen .
Setzen Sie sehr, sehr kurz, eine Übertragungsleitung mit einer bekannten Impedanz mit einem Hochgeschwindigkeitstreiber (serial - Transceiver auf der Eingabe / Ausgabe eines SerDes) präsentieren ermöglichen die Übertragung von Daten , die Zeile ohne deletrious Signalreflektionen kreuzen , die mit erfolgreicher Kommunikation stören können. Dies kann sich in Intersymbol-Interferenz (ISI), Übersprechen, zusätzlichem Jitter, der eine Benutzeroberfläche (Einheitsintervall) unbrauchbar macht, und vielen anderen Effekten äußern. Denken Sie daran, dass einige dieser Protokolle (wie PCIe) mehr als 8GT / s gegenüber herkömmlichem Kupfer auf kostengünstigem FR-4 übertragen. Zu diesem Zweck müssen Designer alles daran setzen, einen qualitativ hochwertigen Kanal für die Datenübertragung bereitzustellen.
Ein gegebenes Protokoll (oder eine Spezifikation) listet im Allgemeinen ein gewünschtes auf charakteristische Impedanz auf . Beispielsweise kann Intel anfordern, dass PCI Express-Traces für ihre Xeon-Plattformen als "100-Ohm-Differentialpaare" geroutet werden. Dies bedeutet, dass sie ihre PCI Express-Transceiver so qualifiziert und konstruiert haben, dass sie eine Übertragungsleitung mit 100 Ohm charakteristischer Impedanz für die Datenübertragung erwarten. USB benötigt normalerweise 90 Ohm, RS-422 kann 120 Ohm und Ethernet 100 Ohm. Ich werde in diesem Beitrag nicht auf Single-Ended-Übertragungsleitungsstrukturen eingehen, aber wie unten in den Kommentaren erwähnt, können Sie bei einer ungefähren ersten Ordnung jede 'Hälfte' der Strukturen unten als die Hälfte der Paarimpedanz betrachten.
Um die Übertragungsleitungsstruktur auf einer herkömmlichen FR-4-Leiterplatte zu erstellen (um dieses Material erschwinglich zu halten!), Haben wir mehrere Optionen. Für Differentialspuren haben wir mehrere Möglichkeiten. Angenommen, Ihre Spuren befinden sich auf der oberen oder unteren Schicht - Option 1 ist ein kantengekoppelter Mikrostreifen (das Bild, das ich habe, ist "beschichtet", wobei sich die Lötmaske darüber befindet. Technisch gesehen gibt es eine kantengekoppelte Beschichtung und eine kantengekoppelte Oberfläche für Optionen der oberen / unteren Schicht - für wirklich hochfrequente HF-Arbeiten kann sogar das Vorhandensein einer Lötmaske ein Problem sein).
Basierend auf dem Abstand zur darunter liegenden Rücklaufebene, dem Abstand zwischen den beiden Linien und der Breite jeder Linie kann Ihre Leiterplattenfabrik Ihnen eine Struktur liefern, die die Zielimpedanz darstellt.
Nehmen wir an, Sie befinden sich auf einer inneren Ebene. Die hier verwendete Struktur ist im Allgemeinen ein kantengekoppelter eingebetteter Mikrostreifen :
Ähnlich wie beim ersten berücksichtigt auch dieser den Abstand zur nächsten Referenzebene. Viele Designer bevorzugen es, ihre Hochgeschwindigkeitspaare auf internen Schichten zu vergraben, um von der „freien“ Abschirmung von Kupferebenen zur Reduzierung der Strahlungsemissionen zu profitieren. Die kantengekoppelte Offset-Streifenleitung wird verwendet, wenn eine Signalschicht zwischen zwei ebenen Schichten liegt:
Um diese Differentialstrukturen zu erhalten , wenden Sie sich an Ihr Leiterplattenherstellungshaus und teilen Sie ihm die gewünschten Differentialimpedanzen mit - dies ist Teil des PCB-Stapelentwurfsprozesses . Das Fertigungshaus führt die tatsächlich verwendeten Materialien (die unterschiedliche Er-Werte haben) für Kerne und Pre-Preg-Materialien aus und gibt Ihnen eine Reihe von Geometrien zurück, die Sie in Ihrem Entwurfswerkzeug befolgen können, z. B. ( nicht) reellen Zahlen) "0,2 mm dicke Spuren mit einem Abstand von 0,15 mm auf den Schichten 1 und 8 für eine Impedanz von 100 Ohm +/- 10% ". Sie geben diese Werte dann in Altium ein und stellen auf intelligente Weise sicher, dass beim Routen von Paaren, die Sie als Differential bezeichnet haben, diese Geometrien folgen.
Wenn Sie Ihre Leiterplatte mit Ihrem Geschäft herstellen und ihnen den Stapel senden, der entworfen wurde, führen diese Spuren zu der gewünschten charakteristischen Impedanz. Sie sollten einen Impedanzcoupon anfordern , der im Allgemeinen ein Teil Ihrer Leiterplatte vom äußeren Teil des Arrays ist, in dem eine doppelte Struktur der Übertragungsleitung erstellt wurde, und ein TDR (Zeitbereichsreflektometer) wird verwendet, um Ihnen den tatsächlichen Wert bereitzustellen Impedanz aufgebaut. Die typische Toleranz liegt bei 10% .
Die Längenanpassung beeinflusst die Differenzimpedanz nicht und unterscheidet sich von Protokoll zu Protokoll. Es gibt einen Intra-Pair-Versatz (P bis N) und einen Inter-Pair / Inter-Lane-Versatz (dh von PCIe Tx Lane 0 bis 1), wobei letzterer im Allgemeinen toleranter gegenüber Fehlanpassungen ist als ersterer. Dies ist etwas, das Sie im Allgemeinen gegen Ende analysieren, um Mäander- oder Serpentinenführung hinzuzufügen, damit die Mitglieder des Paares die Herstellerspezifikation erfüllen. Ich verwende ein Skript, das die unformatierten Nettolängen in Excel speichert, und dann die bedingte Formatierung, um mir mitzuteilen, wie ich mich in der Besprechungsspezifikation verhalte (etwas redigiert - dies ist ein Board mit einem Modul, das nicht übereinstimmt, und a Trägerplatine, die nicht übereinstimmt):
Und hier ist ein Beispiel für die Altium-Einrichtung für 100-Ohm-Differentialpaare basierend auf den Empfehlungen meines Anbieters:
Hier sind einige andere Tipps, die ich auf dem Weg aufgegriffen habe und die Ihnen in unbestimmter Reihenfolge helfen können:
- Beginnen Sie mit einer Halbierungstoleranz eines Herstellers, indem Sie diese nach Möglichkeit halbieren. In einem Fall wie PCI Express, in dem Sie eine Host-Platine und eine Träger-Platine haben, wird die Toleranz zwischen beiden aufgeteilt.
- Verwenden Sie bei der Herstellung einer Platine mit Differenzimpedanzen "D-Codes". Verwenden Sie die Hundertstel- oder Tausendstelstelle in Spurenbreiten, um zwischen verschiedenen Impedanzen zu unterscheiden. Wenn zum Beispiel 0,20 mm als Breite für 90 Ohm und 100 Ohm angegeben würde, würde ich 90 Ohm 0,201 mm und 100 Ohm 0,202 mm herstellen und einen Herstellungshinweis hinzufügen, der erklärt, was ich getan habe. Der CAM-Ingenieur kann dann mithilfe seiner Software die Paare einfach auswählen und das tun, was er benötigt.
Bevor Sie Ihr nächstes PCB-Projekt mit Protokollen / Anforderungen starten, die ein differenzielles Trace-Routing implizieren:
- Identifizieren Sie alle zu steuernden Impedanzen und die Schichten, auf denen sie liegen (dh auf welchen Signalschichten).
- Wenden Sie sich mit den oben genannten Informationen an Ihr Fertigungshaus und arbeiten Sie mit diesen zusammen, um einen Stapel für Ihr Projekt zu definieren und die erforderlichen Geometrien zu erhalten. Alternativ können Ihre EDA-Tools, wie in den Kommentaren unten angegeben, mit dem entsprechenden Material und anderen Informationen möglicherweise die erforderlichen Geometrien bereitstellen.
- Richten Sie Ihr CAD-Tool mit den entsprechenden Regeln ein, die auf den Zahlen aus Schritt 2 basieren.
- Definieren Sie Netzklassen für die Paare und routen Sie weg!
- Verwenden Sie ein Skript oder ähnliches, um einen Bericht zu erstellen, in dem die Nichtübereinstimmungen zwischen Paaren und inneren Paaren angezeigt werden und ob sie innerhalb der Spezifikation liegen oder nicht.