Warum sind NAND Gates günstig?

In meinen Labors und Vorlesungen für digitale Elektronik wird uns gesagt, dass wir versuchen sollen, Dinge aus NAND-Gattern herzustellen, da dies die billigste Art von Gate ist, die es zu kaufen gibt. Warum ist das? Warum ist ein ODER / UND-Gatter nicht das billigste zu kaufen?

NAND-Gatter sind billig, weil so viele von ihnen aus den 1980er Jahren herumliegen.

Im Ernst, bei einem NAND-Gatter handelt es sich um das einfachste Logikgatter. Sie können sich einen Wechselrichter mit mehreren Eingängen vorstellen. Elektrisch ist das genau das, was TTL-NAND-Gatter sind. Jeder Eingang ist nur ein Emitter, der dem Eingangstransistor hinzugefügt wird. Der Rest der Schaltung ist nur ein Wechselrichter. Im CMOS ist das anders, aber ein NAND-Gatter ist immer noch sehr einfach.

Da die Chips wenige Transistoren benötigen, können sie klein sein, was viele von ihnen pro Siliziumwafer ermöglicht, was sie billig macht.

Einer der Gründe hierfür ist, dass in CMOS-Schaltungen ein NAND-Gatter sowohl kleiner als auch flächenmäßig und schneller als ein NOR-Gatter ist, während UND- und ODER-Gatter eine explizite Inverterschaltung erfordern, deren Größe mit NAND / vergleichbar ist. NOCH. In CMOS ist NAND also ein kleines bisschen billiger.

Dies gilt nicht für nMOS (es ist umgekehrt) und gilt ganz sicher nicht für verpackte Tore wie die 74x-Serie - die Flächenkosten werden durch die Kosten für Verpackung und andere Gemeinkosten vollständig überlagert.

Referenz: VLSI Design von Peter Robinson , S.14, "Im CMOS hat das NAND-Gatter bessere Geschwindigkeits- und Flächeneigenschaften als das NOR-Gatter".

Referenz 2: hier umschrieben: "Im CMOS hat das NOR-Gate zwei in Reihe geschaltete pMOS, wodurch es aufgrund der schlechten Beweglichkeit der Löcher langsamer wird."

Jede logische Funktion kann aus NAND-Gattern (oder NOR-Gattern) aufgebaut werden, auch aus kompletten Systemen. OR- und AND-Gatter kosten ungefähr das gleiche wie NANDs, aber Sie benötigen auch Inverter. 1.000 NAND-Gatter sind billiger als eine Mischung aus ORs, ANDs und Invertern.

Seymour Cray baute aus diesem Grund seine Cray-Supercomputer aus ECL-NOR-Gates.

Einige noch nicht erwähnte Punkte:

1. In der TTL-Logik, die der "normale" Typ war, bevor die MOS-basierte Logik vollständig übernommen wurde, erfordert ein NAND-Gatter mit zwei Eingängen vier Transistoren, von denen einer zwei Emitter aufweist; Ein NOR-Gatter mit zwei Eingängen würde sechs Transistoren (mit jeweils einem Emitter) erfordern. Allgemeiner würde ein NAND-Gatter mit N Eingängen vier Transistoren erfordern, von denen einer N Emitter aufweist; Ein NOR-Gatter mit N Eingängen würde 2N + 2 Transistoren erfordern.
2. In der NMOS-Logik würde ein N-Eingangsgatter, ob NAND, NOR oder eine Kombination davon (mit nur einer einzigen Inversion am Ende) N Transistoren und einen Widerstand erfordern. In NMOS sind NOR-Gatter etwas schneller als NAND-Gatter.
3. In der CMOS-Logik würde ein N-Eingangsgatter, ob NAND, NOR oder eine Kombination davon (mit nur einer einzigen Inversion am Ende) im Allgemeinen N PMOS-Transistoren und N NMOS-Transistoren erfordern. Ein NAND-Gatter gibt etwas schneller ein "Hoch" aus als ein NOR-Gatter, wobei die Differenz mit zunehmender Anzahl von Eingängen stärker wird. Ein NOR-Gatter wird jedoch etwas schneller ein "Tief" ausgeben als ein NAND-Gatter. Da bei gleicher CMOS-Technologie die Ausgabe von High-Signalen etwas langsamer ist als die Ausgabe von Low-Signalen, kann ein NAND-Gatter etwas "ausgeglichenere" Ausgabezeiten aufweisen.
4. In den meisten CPLD-Entwürfen besteht der grundlegende Logikblock aus einer Reihe von NAND-Gattern mit vielen Eingängen (wobei Eingänge verbunden oder getrennt werden können), deren Ausgänge eine Reihe von NAND-Gattern mit vielen Eingängen steuern. Beachten Sie, dass die Dokumentation im Allgemeinen eine Reihe von UND-Verknüpfungen zeigt, die eine Reihe von ODER-Verknüpfungen ansteuern. NAND-Verknüpfungen, die NAND-Verknüpfungen ansteuern, führen jedoch zu demselben Verhalten wie UND-Verknüpfungen, jedoch mit weniger Inversionen, da ein NAND-Gatter nicht nur ein ein UND mit invertiertem Ausgang, verhält sich aber genauso wie ein ODER mit invertierten Eingängen. Nehmen Sie die UNDs und ODERs, invertieren Sie die Ausgänge der UNDs und die Eingänge der ODERs (was man tun kann, da sich die beiden Inversionen aufheben), und man bleibt mit NANDs zurück, die NANDs treiben.

Jedes Logikdesign, das keine Dreizustandslogik oder optimale Geschwindigkeit wünscht, kann vollständig mit NAND-Gattern implementiert werden. Das soll nicht heißen, dass NAND-Gatter immer die praktischste Art sind, Dinge zu implementieren. Ein Exklusiv-Oder-Gatter würde beispielsweise vier NAND-Gatter mit zwei Eingängen zum Aufbauen benötigen, was insgesamt sechzehn Transistoren im CMOS darstellt. Wenn man jedoch ein CMOS-Exklusiv-ODER-Gatter direkt aus Transistoren baut, kann die Arbeit mit acht erledigt werden.

Ich scheine mich zu erinnern, dass es eine natürliche Umkehrung gibt. Ein UND-Gatter würde also einen zusätzlichen Inverter benötigen, das NAND jedoch nicht. Oder ich könnte mich irren ...

NAND-Gatter sind nicht nur einfach, sondern können auch anstelle aller anderen Gatter verwendet werden. Wenn Unternehmen daher in großen Mengen einkaufen, kaufen sie nur NAND-Gatter, da sie für alles verwendet werden können. Dies spart ihnen Speicherplatz und verbilligt sie in großen Mengen. Daher folgen die Produzenten dem Trend - mehr Nachfrage ermöglicht es ihnen, den Preis zu senken, um die zukünftigen Gewinne zu steigern.