Entkopplungskondensatoren auf der untersten Schicht?

Ich bin mit 0,01 uF Entkopplungskondensatoren in einem 0805 - Paket auf jedem V _cc / GND Paar meiner CPLDs . Also insgesamt rund acht Kondensatoren). Ich finde es ein bisschen einfacher, die Platine zu routen, wenn die Entkopplungskondensatoren auf der unteren Schicht platziert und über Vias mit den _Vcc- und GND-Pins der CPLD / MCU verbunden sind .

Ist das eine gute Übung? Ich verstehe, dass das Ziel darin besteht, die Stromschleife zwischen dem Chip und dem Kondensator zu minimieren.

Meine unterste Ebene dient auch als Grundebene. (Es ist ein zweilagiges Brett, also habe ich kein V _Vcc- Ebene.) Daher muss der Erdungsstift des Kondensators nicht mit Durchkontaktierungen verbunden werden. Offensichtlich ist der GND-Pin des Chips mit einem Via verbunden. Hier ist ein Bild, das dies besser veranschaulicht:

Die dicke Spur, die zum Kondensator kommt, ist V _Vcc (3,3 V) und sie ist mit einer anderen dicken Spur verbunden, die direkt von der Stromquelle kommt. Ich biete V _cc an alle Kondensatoren auf diese Weise. Ist es eine gute Praxis, alle Entkopplungskondensatoren so anzuschließen, oder werde ich später auf Probleme stoßen?

Eine alternative Möglichkeit, die ich verwendet habe, besteht darin, dass es eine einzelne Spur für _Vcc und eine andere für GND gibt, die von der Stromquelle ausgeht. Die Entkopplungskondensatoren "klopfen" dann in diese Spuren. Ich bemerkte, dass es bei diesem Ansatz keine Grundebene gab - nur dicke _Vcc- und GND-Spuren, die von einem einzelnen Punkt aus liefen. Ein bisschen wie mein im vorherigen Absatz beschriebener _Vcc- Ansatz, aber auch für GND übernommen.

Welcher Ansatz wäre besser?

Figur 2

Figur 3

Hier noch ein paar Bilder der Entkopplungskondensatoren. Ich denke, das Beste ist das, bei dem sich der Kondensator in der obersten Schicht befindet - seid ihr einverstanden?

Ich brauche offensichtlich eine Durchkontaktierung für den GND-Pin, wenn ich möchte, dass er mit der Masseebene verbunden wird. In Bezug auf den Wert wurden in der Dokumentation von Altera 0,001 uF bis 0,1 uF angegeben und so entschied ich mich für 0,01 uF. Leider habe ich mich nicht daran erinnert, einen weiteren Kondensator in einem Abstand von weniger als 3 cm im Schaltplan zu implementieren. Basierend auf den Vorschlägen hier werde ich auch 1 uF Kondensator parallel zu jedem Vdd / GND-Paar hinzufügen.

In Bezug auf die Leistung - Ich werde 100 Logikelemente für ein 100-Bit-Schieberegister verwenden. Die Betriebsfrequenz hängt weitgehend von der SPI-Schnittstelle der MCU ab, die zum Lesen des Schieberegisters verwendet wird. Ich verwende die langsamste Frequenz, die der AVR Mega 128L für SPI zulässt (dh 62,5 kHz). Der Mikrocontroller arbeitet mit seinem internen Oszillator auf 8 MHz.

Wenn ich die Antworten unten lese, mache ich mir jetzt große Sorgen um meine Bodenebene. Wenn ich die Antwort von Olin verstehe, sollte ich den GND-Pin jedes Kondensators nicht mit der Masseebene verbinden. Stattdessen sollte ich die GND-Pins mit dem Haupt-GND-Netz auf der obersten Ebene verbinden und dieses GND-Netzwerk dann mit dem Hauptrückleiter verbinden. Bin ich hier richtig

Wenn dies der Fall ist, sollte ich überhaupt eine Grundplatte haben? Die einzigen anderen Chips auf der Karte sind eine MCU und eine andere CLPD (jedoch dasselbe Gerät). Ansonsten handelt es sich nur um eine Reihe von Headern, Anschlüssen und passiven Elementen.

Hier ist die CPLD mit 1 uF Kondensatoren und einem Sternnetz für V _cc . Sieht das nach einem besseren Design aus?

Ich mache mir jetzt Sorgen, dass der Sternpunkt (oder die Sternfläche) die Grundebene stört, da sie sich auf derselben Ebene befinden. Beachten Sie auch, ich bin V - Verbindungs _cc nur die größeren Kondensatoren V _cc Stift. Ist das gut oder soll ich V _{cc anschließen} an jeden Kondensator einzeln anschließen?

Oh und bitte stört die unlogische Kondensatorbeschriftung nicht. Ich werde es jetzt reparieren.

$V_{DD}/V_{SS}$
$\mu$

edit
Dein dritter Screenshot ist definitiv der beste, was die Entkopplung angeht. (Ich würde sogar die Spuren direkt nach unten ziehen lassen.) Ich sehe kein Problem mit der Grundebene und den damit verbundenen Durchkontaktierungen. Platzieren Sie die Durchkontaktierung nur nicht zwischen der Kappe und den CPLD-Stiften. Entfernung Caps-CPLD sollte sehr kurz sein, wenn möglich noch kürzer! :-)

edit 2
Ich habe zuerst nicht auf das Paket geachtet, aber Ihr vierter Screenshot macht deutlich: Die Pakete Ihrer Caps sind riesig . Ich sehe, dass Mark auch eine Notiz darüber gemacht hat, und ich stimme ihm zu: Wechseln Sie zu einer kleineren Größe. 0402 ist heutzutage ein ziemlicher Standard, und Ihre Leiterplattenbestückung kann auch 0201s ausführen. ( AVX hat 10nF X7R im 0201-Paket.) Ein kleineres Paket ermöglicht es Ihnen, den Kondensator näher am IC zu platzieren und dennoch Platz für benachbarte Spuren zu lassen.

Weitere Informationen
Auswahl von MLC-Kondensatoren für Bypass- / Entkopplungsanwendungen . AVX-Dokument
mit Entkopplungskondensatoren . Cypress-Dokument

Ich stimme zu, dass es im Allgemeinen keine große Sache ist, wenn Bypass-Kappen von dem Chip, den sie umgehen, auf die andere Seite des Boards gesetzt werden. Bei BGA-Paketen ist dies die einzige Möglichkeit, einige Strom / Masse-Paare zu umgehen. Der Punkt ist, die Bypasskappenschleife zu minimieren. Wenn Sie dies am besten erreichen, indem Sie die Bypass-Kappe unter den Chip legen, ist dies in Ordnung.

In deinem Fall macht es jedoch keinen Sinn. Sie haben nichts auf der obersten Ebene, wo sich die Kappe befinden würde. Verbinden Sie sie also direkt mit den Stiften und fügen Sie eine Durchkontaktierung zur Grundebene hinzu.

Es gibt einen weiteren Grund, warum ich Ihr Layout nicht mag, unabhängig davon, ob es umgangen wird. Sie führen die Verbindung zwischen dem Chip-Erdungsstift und der Erdungsseite der Bypass-Kappe über die Haupterdungsebene. Jetzt haben Sie eine Patchantenne mit Mittelspeisung anstelle einer Erdungsebene. Versuchen Sie, die hochfrequenten Schleifenströme von der Massefläche fernzuhalten. Stellen Sie sicher, dass die Schleife zwischen Chip und Bypass-Kappe so kurz wie möglich ist, und verbinden Sie dann den Erdungsteil dieser Schleife an einer Stelle mit dem Master-Erdungsnetz. Gleiches gilt für den Leistungsteil der Schleife. Das hält die hochfrequenten Ströme in Grenzen und sorgt gleichzeitig für gute Masse- und Stromanschlüsse. Dies ist nicht wichtig für die Umgehung, aber für die HF-Emissionen.

Das Ziel (wie Sie wissen) ist es, eine möglichst niedrige Impedanz zwischen Strom und Masse bereitzustellen. Daher ist es wichtig, die Leiterbahnen (von Stift zu Kondensator) so kurz wie möglich zu halten. Bei einem 4-Lagen-Board oder einem Board mit mehr Lagen ist es viel einfacher, eine gute Hochfrequenzleistung zu erzielen, aber mit Vorsicht kann dies bei einem 2-Lagen-Board durchgeführt werden.

Ich habe einige 2-Lagen-FPGA-Testboards hergestellt und die Methode verwendet, die Steven mit Kappe und Leiterbahnen auf derselben Schicht erwähnt - normalerweise würde ich 100 nF und 10 nF direkt nebeneinander auf jedem Satz von Stromanschlüssen verwenden (die 10 nF am nächsten) zu den Stiften) mit ein paar 1uF und 10uF weiter draußen.

Wenn Sie Vias im obigen Design verwenden, dann ist das erste, was die Spuren treffen, im Idealfall der Kondensator, nicht die Vias (dh wie oben erwähnt, sondern mit Vias) Durchkontaktierungen und direkt neben den Durchkontaktierungen (dh keine Spur, wie bei der Erweiterung des Pads) erstellen Sie eine möglichst kleine Schleife. Wenn Sie die Kappe auf der Unterseite haben (sehr häufig "unter" dem IC mit Durchkontaktierungen zur Masse / Stromebene), müssen Sie nur einen sehr kurzen Weg zur Durchkontaktierung vom Stift, dann die Kappe direkt neben der Durchkontaktierung auf der anderen Seite Seite.

Es ist wichtig, die Impedanz über eine große Bandbreite niedrig zu halten. Kondensatoren mit unterschiedlichen Werten haben unterschiedliche SRF (Eigenresonanzfrequenzen). In der Regel ist die SRF umso niedriger, je größer die Kappe ist. Wenn Sie also z. B. 2 x 1uF, 4 x 100nF, 8 x 10nF auf Ihre CPLD / FPGA-Schienen setzen, können Sie dies unterstützen. Wenn Sie sich die App-Notizen des Herstellers oder ein Schema der Entwicklungsplatine ansehen, sollten Sie ein Entkopplungssystem sehen, das dem oben beschriebenen sehr ähnlich ist.

Hier ist ein Beispiel der Kondensatorimpedanz über der Frequenz (aus einem TI-Dokument ):

Kappe oben oder unten macht keinen wirklichen Unterschied, wenn Sie ein Via in beide Richtungen verwenden müssen.

In diesem Fall ist die Kappe auf der Unterseite gut, da Sie eine direkte Erdung erhalten und die Verwendung einer Durchkontaktierung oder einer entsprechenden Verbindung unvermeidlich ist.

ABER Sie sagen, Sie verstehen, dass das Ziel darin besteht, die Schleife zwischen Chip und Kappe zu minimieren - und dann machen Sie eine unnötige. Es ist nicht sehr groß, aber es ist viel größer als es sein muss. Sie laufen von der Kappe unter den IC-Pads zum Via und dann wieder zurück zu den IC-Pads. Sie können entweder die Durchkontaktierung auf der Außenseite des IC neben der Kappe anbringen, sodass eine Schleife von etwa Null zwischen Kappe und IC entsteht, oder die Kappe, wie hier gezeigt, UNTER die IC, entweder direkt unter die Durchkontaktierungen oder elektrisch Am besten n = bewegen Sie die Durchkontaktierungen etwas nach unten und platzieren Sie die Kappe rechts an den Durchkontaktierungen, wo die Spuren zum IC die Durchkontaktierungen treffen, um eine möglichst geringe Schleife zu erzielen.

Ist das wichtig? - Möglicherweise nicht. Aber wenn Sie die Kappe richtig gegen die IC-Stifte bei ungefähr null Kosten erhalten können, ist es gut, dies zu tun.

Es gibt ein potenziell schwerwiegenderes Problem:

Sie fragen nach der VCC / Gnd-Verteilung mit Track / Track oder Track-Groundplane.
Von diesen Gleis / Grundplatte ist möglicherweise besser, da es helfen kann, die Bodenimpedanz zu minimieren, ABER die "Schlitze", die die Gleise auf der Unterseite durch die "Landschaft" der Grundplatte schneiden, können viel Ärger verursachen. Wie dort gezeigt, haben Sie eine schöne kleine Antenne in einem Schlitz in der unteren Schicht. es läuft von ic + über links über dann in slot zum cap + ve. Das ist wahrscheinlich eine nützliche Kopplungsschleife bei einigen hundert MHz.

An anderer Stelle können Sie eine obere Spur über einen Groundplane-Steckplatz führen und dann eine Verbindung zu einem entfernten Punkt (z. B. einem IC) herstellen und den IC-Erdungsstift mit der Groundplane am IC verbinden. Der Strom fließt dann über die obere Schiene über den Steckplatz in den IC und über den IC-Gnd-Pin in die Grundplatte über GP zur Stromversorgung, wobei der Steckplatz auf dem Weg erreicht wird. Um den Schlitz zu umgehen, bewegt er sich seitwärts zu einem Pfad mit einer angemessen niedrigen Impedanz um den Schlitz herum und dann zurück unter die oberste Schiene und auf dem Weg dorthin. Der Erdstromfluss entlang der Seiten und um den Schlitz herum macht einen sehr schönen UHF-Sender aus. Und kann auch als Empfänger fungieren.

Einige Leute müssen diese in gestalten - Sie können sie kostenlos haben :-(.

Anwendungshinweis zu Freescale - Compact Integrated Antennas :

Im schlimmsten Fall sind Sie mit zwei oberen Spuren für Boden und V + möglicherweise besser dran, wenn Sie den Pfad zueinander ausgleichen und den Abstand zwischen den Spuren an allen Punkten minimieren können. Sternverteilung ist am besten, wenn möglich. Wenn Sie nicht vermeiden können, dass mehrere Feeds auf einer Stromversorgungsspur liegen, stellen Sie sicher, dass die Signale, die von Komponenten an einem Ort auf das Spurpaar gelegt werden, andere auf demselben Spurpaar nicht beeinträchtigen. Vermeiden Sie es auf jeden Fall, mehrere spurbasierte Stromversorgungspfade zu einem einzigen mit Strom versorgten Ort zu haben. Bei dem klassischen idealen und selten vollständig realisierbaren System sind alle Stromzuführungen sternförmig und schließen sich nur an der Stromversorgung an.

Wenn Sie die Kappen auf den Boden setzen, muss die Platte durch den Bestückungsplatz und den Reflow-Ofen geführt werden. Dies erhöht die Kosten für das fertige Board.

Etwas unangebracht, aber da Ihre Frequenzanforderungen (sehr) bescheiden sind, haben Sie die Möglichkeit, die Laufwerksstärke oder Anstiegsrate auf Ihrer CPLD (sofern unterstützt) zu verringern. Je steiler der logische Übergang ist, desto mehr Hochfrequenzkomponenten sind enthalten. Eine langsamere Anstiegsgeschwindigkeit verringert die Schalttransienten und verringert die Anforderungen an Ihr Entkopplungsnetzwerk.