EDIT: Sieht so aus, als wäre es kein undichter Fet, und die Spannungsdifferenz war nur ein absichtlich eingeführter Offset am Oszilloskop. Ich habe diese Schaltung gebaut, aber mit einer Scheinlast, und sie zeigt nicht die mysteriöse Schwingung, die auf dem Plot zu sehen ist. Ich habe keine Ahnung, was es verursacht, aber ich vermute, dass es eine Wechselwirkung mit der Last oder der Stromquelle gibt oder dass es irgendwo im Layout ernsthafte Parasiten gibt, obwohl dies weniger wahrscheinlich erscheint. Es tut uns leid!
Die Schaltung ist in Ordnung. Tatsächlich funktioniert es großartig, ich habe es selbst gebaut, um sicherzugehen, bevor ich es schreibe.
M1 ist ein undichter Mosfet. Es ist schlecht. Diese winzigen Kleinsignal-FETs reagieren bekanntermaßen empfindlich auf ESD-Schäden, insbesondere auf Gate-, Source- oder Drain-Schäden. Die Oxidschichten sind extrem dünn und es braucht sehr wenig "Pep" hinter einer ESD, um ein Loch durch sie zu stanzen. Es ist ein 100-V-FET, ESD ist "viel mehr" Volt. Noch größere, kräftigere FETs sind relativ anfällig für Gate-Source- oder Drain-Schäden.
Wir können dies aus mehreren kleinen Hinweisen ableiten:
Die Drain-Spannung sollte nicht VCCP folgen. Es sollte sein VCCP, fast so. Dieser MOSFET hat im ausgeschalteten Zustand einen Leckstrom von 1 µA vom Drain zur Source, was unter Berücksichtigung der Widerstände dazu führen sollte, dass der Drain den VCCP innerhalb von 2 mV verfolgt. Ihr Diagramm zeigt jedoch einen Unterschied von ~ 2,3 V bis 2,5 V. Das heißt, es fließen 3 Größenordnungen mehr Strom als bei der typischen Leckage von M1.
VCCP_FSFA sieht eine signifikante Spannung, was bedeutet, dass Q1 leicht eingeschaltet ist und in seinem linearen Bereich arbeitet. Daher folgt VCCP_FSFA auch VCCP, wenn auch mit einem enormen Spannungsabfall, bevor (ich nehme an) pfcOK hoch geht.
An VCCP_FSFA liegt immer Spannung an, auch wenn das System vollständig ausgeschaltet sein soll. Schauen Sie - das Bodenniveau der gelben Linie am Ende und der flache Teil von VCCP_FSFA am Anfang sind nicht gerade. Es sieht so aus, als ob an VCCP_FSFA ein ganzes Volt oder so ungefähr anliegt, was ohne signifikante Leckage nicht passieren würde.
Die Spannungsdifferenz zwischen dem Drain von M1 und dem VCCP entspricht ungefähr dem, was beispielsweise der Fall wäre, wenn ein Ganzes durch die Oxidschicht zwischen Gate und Drain gestanzt würde. Wenn wir davon ausgehen, dass es einen Pfad durch den 10K-Widerstand zur Erde vom Drain gibt (der sich möglicherweise in einem undichten Fet befindet, je nachdem, wo das Leck war), erhalten Sie einen sehr ähnlichen Abfall. Ich musste dies verfälschen, indem ich einen 10K-Widerstand vom Drain auf Masse legte, da ein undichter MOSFET im Allgemeinen immer noch meistens funktioniert, aber mit einem undichten Pfad, der durch den zusätzlichen Widerstand simuliert wird. Ein einfacher Kurzschluss des Drains zum Gate in einem nicht undichten FET führt natürlich überhaupt nicht zu diesen Ergebnissen.
Auf jeden Fall können Sie dies ziemlich einfach bestätigen. Ersetzen Sie den MOSFET M1 durch einen geeigneten Ersatz, von dem Sie wissen, dass er funktioniert, und er sollte einwandfrei funktionieren. Unabhängig davon müssen wir es nicht testen - die Darstellung Ihres Oszilloskops bestätigt, dass Ihr Mosfet eine erhebliche Leckage aufweist. Raue / oszillierende Einschaltungen sind ein charakteristisches Symptom für einen undichten FET.
