Platinengröße gegen Komponentengröße

8

Viele Male, wenn wir eine Leiterplatte entwerfen, können wir mit Immobilienknappheit bei Leiterplatten stecken bleiben. Natürlich können wir es viele Male überwinden, indem wir die Anzahl der Schichten erhöhen und es anschließend komplexer und teurer machen.

Ein paar Mal sind die Größe der Komponenten und die Verfügbarkeit der Platinengröße einfach nicht ausgeglichen. Zum Beispiel habe ich eine Platte von 10x10 (Zentimeter).

Ich habe die Fläche berechnet, die von allen Komponenten (einschließlich Passiven) belegt wird, und mir eine Zahl ausgedacht. Die verfügbare Fläche beträgt 100 cm ² . Was sollte eine ideale Gesamtkomponentengröße sein (Gesamtfläche aller Komponenten)? Gibt es eine Faustregel als solche, mit der man durchkommt?

Wenn beispielsweise die Gesamtfläche der Komponentengröße "x" ist, ist mindestens 15 bis 20% mehr zusätzlicher Platz auf der Platine erforderlich. Dieses Argument wäre hilfreich, um Kunden anzusprechen, die immer wieder nach kleineren Leiterplatten für ihre Gehäuse fragen.

Ich verstehe, dass dies sehr vage sein könnte, aber ich würde mich über Punkte freuen, die Sie bitte teilen können.

pcb

— Board-Man
quelle

2

Hmm, einige Anforderungen haben einen großen Einfluss darauf, wie Sie den Platinenplatz nutzen können. Manchmal benötigen Sie einen Abstand von 10 mm um einen bestimmten Teil der Schaltung (Isolation), was zu einer wesentlich höheren Nutzung des Platinenplatzes führt als in anderen Fällen. Möglicherweise können einige Freigabeanforderungen verwendet werden, um einen minimalen Abstand zwischen Komponenten zu berechnen, der eine untere Grenze für den zusätzlich benötigten Platz ergibt, aber dann spielt die Anzahl der Komponenten eine Rolle, da es anders ist, wenn 100 kleine als 1 große platziert werden.

— Arsenal

1

Ich gehe davon aus, dass der Bereich für jedes Teil den Platzbedarf und den Abstand zwischen den Komponenten enthält. Das würde eine optimistische Untergrenze ergeben. Eine grobe "Schätzung" für den Gleisbereich könnte darin bestehen, die Anzahl der Pins zu zählen und anzunehmen, dass eine Spur zwei Pins verbindet. Angenommen, alle Spuren befinden sich auf derselben Seite wie die Komponenten. Angenommen, die Spuren sind im Durchschnitt 1/2 der kürzesten Abmessung der Platine, jede ist Spurbreite + 1 Raumbreite breit. Dies gibt einen Bereich für die Spurschätzung. Möglicherweise können Sie dies besser tun, indem Sie Tracks unter Teilen routen oder Vias verwenden, um die andere Seite zu erreichen. Vias verbrauchen jedoch Speicherplatz und es handelt sich um eine SWAG.

— Gbulmer

Ich habe für den Abschluss gestimmt, weil ich glaube, dass es keine allgemeine Regel gibt. Jede echte Antwort wäre ein dickes Buch, das beschreibt, wie eine Platine am besten angeordnet werden kann, einschließlich Informationen zu Hochspannung, Hochstrom, Temperatur, Wärmeabfuhr usw.

— JRE

@ JRE. Vielen Dank für Ihre Meinung. Sie sagen "Sie glauben nicht, dass es eine allgemeine Regel gibt". Dieser Beitrag gibt es seit ungefähr 1 Stunde. Lassen Sie andere einige ihrer Gedanken einbringen und wenn mein Beitrag tatsächlich nutzlos ist, schließen Sie ihn. Ich habe erwähnt, dass der Beitrag vage sein könnte.

— Board-Man

3

Ich denke, die Verbindungsdichte (Anzahl der Verbindungen geteilt durch die Leiterplattenfläche) wird als Proxy-Metrik verwendet. Es gibt natürlich keine allgemeine Regel, welche Dichte am besten geeignet ist, aber Sie können gelegentlich Statistiken für bestimmte Arten von Elektronik finden und Ihre damit vergleichen (falls zutreffend, z. B. kein ATX-Netzteil mit einem Mobiltelefon vergleichen). . Ein Beispiel aus Economics of Electronic Design, Manufacture and Test (1994) :

— Fizz
quelle

1

Als Ergänzung für Dinge, bei denen die Komponentendichte wirklich sehr wichtig ist, wie Satelliten, machen die Leute verrückte Sachen wie das Ausführen genetischer Algorithmen auf Tausenden von Layouts, um den auszuwählen, der die Fläche minimiert (unter anderem); zB books.google.com/books?id=U2LLBQAAQBAJ&pg=PA383

— Fizz

4

Wenn Sie keine Spuren zwischen den Komponenten haben, können die Teile natürlich extrem eng beabstandet sein. Die obere Abbildung a) geht von einem Abstand von 0,15 mm oder 6 mil aus, was die Standardeinstellung für Eagle ist. Die mittlere Abbildung b) enthält wieder Spuren und Durchkontaktierungen mit einem Abstand und einer Spurgröße von 6 mil.

Es ist möglich, eine einigermaßen gute Schätzung für ein Board vorzunehmen, aber es wird eine Menge Arbeit erfordern, wenn Spuren berücksichtigt werden müssen. Wenn Annahmen über die Anzahl der Spuren getroffen werden können (da es sich um ein mehrschichtiges Board handelt), werden die Dinge viel einfacher.

Für eine Komponente ist der erforderliche Speicherplatz (unter der Annahme, dass keine Spuren oder Durchkontaktierungen vorhanden sind):

EIN = (l + c) \times (w + c)

$A = (l+c)\times(w+c)$

Dabei ist A die Fläche, l = Länge, w = Breite und c der Abstand.

Für Teile mit mindestens einer Spur auf einer oder beiden Seiten gilt Folgendes:

EIN = (l + c + t 2 c + x 2 c) \times (w + c + y 2 c + z 2 c)

$A = (l + c + t2c + x2c)\times(w + c + y2c + z2c)$

Dabei ist A die Fläche, l = Länge, w = Breite und c der Abstand, t und x sind die Anzahl der Spuren oder Durchkontaktierungen an einem oder beiden Enden, und y und z sind die Anzahl der Spuren oder Durchkontaktierungen entlang eines oder beider Enden der Seiten. Eine Durchkontaktierung in einen Widerstand zählt genauso wie eine Spur.

Dies kann entweder in mm oder mil erfolgen, solange für alles das gleiche System verwendet wird. Ich gehe davon aus, dass der Abstand zwischen den Spuren und die Spurbreite gleich sind.

Wenn es sich um ein mehrschichtiges Board handelt, kann man davon ausgehen, dass sich fast alle Spuren auf der unteren oder mittleren Schicht befinden und die oberen nur Durchkontaktierungen sind, wie in Abbildung c) dargestellt. In diesem Fall wird in erster Näherung einfach ein Via für jeden Pin angenommen.

Bei großen Teilen, wie z. B. einem µC, bei dem viele Stifte eng beieinander liegen, sind zwei Durchkontaktreihen zulässig. Ich erlaube nicht, dass Teile wie diese mehrere Durchkontaktierungen aufweisen können und / oder dass keine Pads sichtbar sind (wie bei einem QFN-Paket).

Jetzt haben Sie viel weniger Arbeit - nur den Bereich der Komponenten sowie den Platz, der für die Durchkontaktierungen benötigt wird. Die Formeln reduzieren sich auf diese vier vereinfachten (keine Schätzung der Anzahl oder wahrscheinlichen Platzierung von Spuren):

Für rechteckige Teile mit Pads an jedem Ende, wie Widerstände oder Kappen:

EIN = (l + 5 c) \times (w + c)

$A = (l+5c)\times(w+c)$

Für rechteckige Teile mit Stiften an der Seite (wie SOIC-Gehäuse usw.):

EIN = (l + c) \times (w + 5 c)

$A = (l+c)\times(w+5c)$

Für rechteckige Teile mit Stiften an den Seiten und an den Enden:

EIN = (l + 5 c) \times (w + 5 c)

$A = (l+5c)\times(w+5c)$

Für große quadratische Komponenten mit Stiften ringsum:

EIN = (l + 9 c)^{2}

$A = (l+9c)^{2}$

Diese setzen voraus, dass es auf den Komponentenseiten kaum Spuren gibt; dh mindestens eine vierschichtige Platine mit zwei Signalschichten. Diese Bereiche sind also für jeden Komponententyp festgelegt. Sie variieren nicht durch die Anzahl der Spuren.

Wenn dies in eine Tabelle eingespeist wurde und Formeln für jede Komponentengröße eingerichtet wurden (z. B. ein 0805-Widerstand oder eine Kappe), ist dies nicht schlecht. Sie benötigen nur einen Wert für jeden Komponententyp. Zählen Sie die Anzahl der verschiedenen Größen und addieren Sie sie (z. B. können sowohl Widerstände als auch Kondensatoren in 0603-Paketen geliefert werden - Sie benötigen keine separaten Einträge für jede Größe).

Denken Sie daran, an beiden Enden einer Komponente Platz für die Pads zu lassen. Beispielsweise umfasst die Widerstandslänge nur den Körper. Ein 0603-Widerstand (1608 metrisch) ist 1,6 mm lang und 0,8 mm breit, aber einschließlich der Pads ist er 2,8 mm lang. Diese Footprints werden in der Komponentenbibliothek für Ihr PCB-Layoutprogramm definiert.

Für einen 0603-Widerstand wäre der benötigte Bereich (einschließlich der Pads und Durchkontaktierungen an jedem Ende):

EIN = (l + 5 c) \times (w + c)

$A = (l+5c)\times(w+c)$

EIN = (2.1 + 5 \times 0,15) \times (0,9 + .fünfzehn) = 2,85 \times 1.05 = 2,99 m m^{2}

$A = (2.1 + 5\times 0.15)\times(0.9 + .15) = 2.85\times 1.05 = 2.99\space mm^{2}$

The area of just the body of the resistor (1.6 mm x 0.8 mm) is a little less than half that -- 1.28 mm². The footprint (including the pads) is 2.1 mm x 0.8 mm or 1.68 mm². So using either of those plus a fudge factor of even 20% is not going to work. The minimum clearances needed for just one via or trace constituent almost half of the area.

With smaller parts, the clearances dominate even more. For a 0201 resistor (0603 metric, i.e. 0.6 mm by 0.3 mm), the required area is:

A = (0.75 + 5 \times 0,15) \times (0,3 + .fünfzehn) = 1.5 \times 0,45 = 0,68 m m^{2}

$A = (0.75 + 5\times 0.15)\times(0.3 + .15) = 1.5\times 0.45 = 0.68\space mm^{2}$

im Vergleich zu einer Bauteilgröße von 0,18 mm² und einer Grundfläche von 0,22 mm². In diesem Fall macht der Platzbedarf (einschließlich des empfohlenen Pad-Bereichs) nur 1/3 des benötigten Bereichs aus.

Mit einer Tabelle können Sie die Zahlen variieren (einige Schätzungen für den schlechtesten und besten Fall vornehmen) und zumindest eine grobe Vorstellung davon bekommen. Ändern Sie möglicherweise alle Widerstände von 0603 auf 0201 und sehen Sie, welchen Unterschied dies macht - oder wechseln Sie von einem 100-poligen µC zu einem 64-poligen - oder ändern Sie die Spielgröße.

— tcrosley
quelle

Small correction : 8 mil equals 203.2 µm. 0.15 mm are a bit smaller than 6 mil (152.4 µm)

— Grebu

1

Im doing a generic PCB design, and working on specifying an enclosure to match a schematic, and I do use a general rule.

As background - our designs do not require isolation or large traces on the board. We are working with 3-5VDC circuits that are self contained and do basic logic. These are generally mounted into an enclosure and have to match the enclosure size. Managing the two processes in parallel is advantageous as it can save design iterations and accelerate the time to market.

Der Ansatz besteht darin, die gesamte Fläche, die von nicht passiven Komponenten verbraucht wird, zu addieren und zu verdoppeln.

Wenn ich zum Beispiel 5.000 mm2 für Komponenten benötige, schätzen wir 10.000 mm2 für die Platinengröße. Nehmen Sie die Quadratwurzel davon und es gibt eine Schätzung der Brettgröße, wenn es quadratisch ist.

Dies ermöglicht grobe Vergleiche mit Gehäusen. Das bringt uns zumindest in den Ballpark und wir arbeiten von dort aus weiter. Dadurch kann der Prozess parallel zwischen dem Schaltplan und anderen Bereichen des Entwurfs ablaufen.

— Steigz
quelle