Logikgatter wie AND, OR, NOT usw. werden häufig als Arrays in ICs gepackt. Manchmal werden nicht alle Tore in einem Projekt verwendet. Ich würde gerne wissen, wie die verbleibenden nicht verwendeten Gates verbunden werden sollten, um einen minimalen Einfluss auf das System (Energieverbrauch, Interferenz) zu erzielen, basierend auf der verwendeten Technologie (CMOS, TTL, ...).
Meine Anwendung verwendet einen CMOS-basierten Hex-Wechselrichter (CD4069), und die Dokumentation enthält diese Informationen nicht.
Hinweis: Hierbei handelt es sich nicht um mehrere Eingänge eines einzelnen Logikgatters. In diesem Fall wäre die Verbindung der nicht verwendeten Stifte die Folge der Aufrechterhaltung der Funktionsfähigkeit des Gates.