Es scheint, dass die Welt entschieden hat, dass std_logic(und std_logic_vector) die Standardmethode für die Darstellung von Bits in VHDL sind. Die Alternative wäre std_ulogic, die nicht gelöst wird.
Das überrascht mich , weil in der Regel, sind Sie nicht eine Beschreibung von Bus , so dass Sie tun Sie nicht wollen , mehrere Treiber und Sie nicht brauchen , zu lösen ein Signal aus . Der Vorteil std_ulogicwäre, dass der Compiler Sie frühzeitig warnt, wenn Sie mehrere Treiber haben.
Frage: Ist das nur eine kulturhistorische Sache oder gibt es noch technische Gründe, std_logic zu verwenden?
3
Die Welt ist falsch. Intelligente Ingenieure verwenden std_ulogic, weil es die richtige Semantik hat.
—
WJL
@wjl Ich interpretiere das als "es ist eine kulturhistorische Sache". Ihre Antwort unten ist viel hilfreicher als der Kommentar hier oben.
—
Philippe
Ich habe den Kommentar zuerst geschrieben und dann gedacht, dass es angemessener wäre, eine Antwort mit genaueren Angaben zu hinterlassen. Tut mir leid, ich denke, es klingt ein wenig leichtfertig. Mein Kommentar ist insofern wörtlich, als die meisten Leute anfangen, std_logic zu verwenden, weil sie es auf diese Weise gelernt haben, und sich nach einer Weile über std_ulogic wundern, es nachschlagen, erkennen, dass es semantisch ist, und es dann konvertieren. =)
—
wjl