Berechnung der Spurlängentoleranz - Hochgeschwindigkeits-Leiterplattendesign

Ich muss einen Videoformatkonverter mit einem ADC-IC verbinden, der analoge RGB-Daten in digitale konvertiert. Die Verbindung zwischen diesem ADC und dem Wandler ist ein 20-Bit-Datenbus, der mit etwa 170 MHz taktet. Da ich die Einschränkungen des PCB-Bereichs habe, kann ich die Trace-Länge dieses Datenbusses nicht perfekt anpassen. Ich habe gehört, dass es je nach Frequenz angepasste Toleranzen für die Spurlänge gibt, damit die Signalerfassung durch das Ziel nicht beeinträchtigt wird.

Meine Frage ist, wie man Spurlängentoleranzen in einem Hochgeschwindigkeits-PCB-Design berechnet. (im Differential Pair Routing und im High Speed ​​Data Bus Routing)

Bei der Längenanpassung geht es um das Timing. Wenn Sie also wissen möchten, wie eng die Längenanpassung sein muss, müssen Sie das Timing-Budget für Ihre Benutzeroberfläche verstehen. Die Signale verlassen Ihre Quelle und erreichen Ihr Ziel mit einer zeitlichen Beziehung. Ihr Empfänger benötigt eine bestimmte zeitliche Beziehung zwischen Uhr und Daten, um eine ordnungsgemäße Funktion zu gewährleisten. Dies ist normalerweise definiert als Setup- und Haltezeit oder wie lange vor der Taktflanke Ihre Daten gültig sein müssen und wie lange danach sie gültig bleiben müssen.

Es gibt mehrere Dinge in einem System, die dieses Budget belasten, von denen eines Ihr Routing sein wird. Manchmal teilt Ihnen ein Hersteller diese Informationen mit, manchmal müssen Sie sie aus den Eingangs- und Ausgangszeitdaten Ihres Senders und Empfängers ableiten. Natürlich ist es einfach zu sagen, dass ich genau übereinstimmen muss, denn dann muss man nicht darüber nachdenken :)

Aber lassen Sie uns eine Minute darüber nachdenken. Sie haben ein 170Mhz Signal? Das ist ein Zeitraum von 5,882 ns. Was würde passieren, wenn Sie alle Ihre Daten innerhalb eines Zolls von der Uhr weiterleiten würden? Was wäre der schlimmste Zeitunterschied? Die Ausbreitungszeit für eine Spur der obersten Schicht, ein Mikrostreifen, beträgt etwa 150 ps / in. Ein Unterschied von 1 Zoll verzerrt also ein Datensignal vom Takt +/- 150ps. Das ist wirklich gar nicht so schlecht, wenn man bedenkt, wie lange es 5,882 ns dauert. In der Tat ist 170Mhz wirklich nicht so schnell.

Wenn Sie den Ausgangsversatz Ihres Senders und Ihre Einrichtungs- und Haltezeiten für Ihren Empfänger verstanden haben, können Sie eine Nummer für die akzeptable Routing-Verzögerung finden. Natürlich gibt es noch andere Faktoren, Taktjitter, ISI usw., aber dies sollte Ihnen eine gute Vorstellung davon geben, was Sie tun können.

Wenn keine Spezifikation für den Busstandard oder das Empfänger-Timing vorliegt, können Sie eine Faustregel anwenden, z. B. den Versatz auf weniger als 5% der Taktperiode zu halten. Die Signale auf einer FR4-Platine bewegen sich mit ungefähr der halben Lichtgeschwindigkeit. Sie sollten also Ihre längste Spur nicht länger als 44 mm länger als die kürzeste Spur machen. Nicht zu knifflig. Vorzugsweise sollte die Länge der Taktspur irgendwo dazwischen liegen.

Im Übrigen kann die analoge Signalintegrität bei diesem Design ein größeres Problem darstellen als die digitale. Sie sollten darauf achten, das Schaltrauschen der digitalen Leitungen nicht mit den analogen Eingangssignalen zu koppeln. Lesen Sie die Tipps von Henry Ott (insbesondere Nr. 4, 8, 9, 10, 17) und kaufen Sie vorzugsweise sein Buch.