Wie erreichen digitale Oszilloskope so hohe Abtastraten?


33

Wie wird dies aus Sicht der Datenerfassung erreicht? Wenn ich ein hausgemachtes digitales Gerät zur Erfassung von analogen Hochfrequenzsignalen implementieren wollte, welche Optionen habe ich? Bisher habe ich mir nur ein paar ziemlich nutzlose Ideen für Designs ausgedacht!

Unter Verwendung eines PIC-Mikroprozessors liegt die A / D-Abtastrate bei einer 18f-Serie meiner Meinung nach bei einer Genauigkeit von 10 Bit in der Größenordnung von 1 MHz, wenn ich richtig bin (?) viel besser, wie erreichen moderne Oszilloskope Frequenzen im GHz-Bereich?


8
In der Regel werden FPGAs oder ein anderer Prozessor verwendet, um so viele Daten von einem externen ADC verarbeiten zu können. Ein PIC kann damit auf keinen Fall umgehen.
Kellenjb

Vielen Dank für die Antworten und Kommentare aller, die Auswahl der besten war schwierig, alle zusammen haben meine Frage sehr gut beantwortet!
CL22

Antworten:


12

Das DSO Rigol 1052E der Einstiegsklasse (das ich besitze und 100 MHz-fähig mit Softwareänderung) verwendet einen Analog Devices AD9288. Dies ist ein Zweikanal-ADC mit 8-Bit-Parallelausgängen und Abtastwerten mit 40 oder 100 Millionen Abtastwerten pro Sekunde (je nach Geschwindigkeitsgrad des Chips). Obwohl es sich bei dem Rigol um ein 1-Gig-Sample pro Sekunde handelt, bin ich mir nicht sicher, ob sie diese multiplexen oder was genau ihnen das 10-fache der Samples des einzelnen Chips gibt.

Der AD9288 verfügt über einen Bit-pro-Stufe-Pipeline-Konverter für die 5 MSB-Bits und verwendet einen 3-Bit-Flash für die letzten 3 LSB. Dies ist sinnvoll, da die höhere Magnitude mit Pipelines schneller konvertiert werden soll. Mit zunehmender ADC-Geschwindigkeit nimmt die Anzahl der über die Flash-Konvertierung abgetasteten Bits zu, wie bereits erwähnt.


11
Sie haben 5x dieser Chips (übertakten sie auf 100 MHz) und führen eine präzise Kommutierung über CPLD durch, bei der Sie Verzögerungen auf Pikosekunden reduzieren können.
BarsMonster

1
Das macht Sinn. Es ist in der Lage, 1 Gs / s mit einem Kanal zu erreichen, wobei 5 x 2 Kanäle für 10 versetzte Abtastwerte verwendet werden. Wenn Sie auf Dual Channel umsteigen, sinkt die Geschwindigkeit auf 2x 500Ms / s, wobei jeder Kanal 1/2 von jedem der 5 Chips erhält.
Joe

18

Ich gehe davon aus, dass sie Flash-ADCs verwenden . Diese haben den Vorteil, dass die Konvertierung sofort erfolgt, während SA-ADCs (Sukzessive Approximation), wie sie in den meisten Mikrocontrollern verwendet werden, einen Algorithmus ausführen, der mehrere Schritte erfordert. Ein Nachteil von Flash-ADCs besteht darin, dass sie ziemlich hardwarebedingt sind (ein 8-Bit-ADC verfügt über 255 Komparatoren), die meisten Bereiche haben jedoch keine sehr hohe Auflösung. (Analoge Bereiche waren oft 3% genau, was 5 Bit entspricht.)


Ein anderer Ansatz, über den ich gelesen habe, besteht darin, eine Kreuzung zwischen einem Flash-ADC und einem solchen mit sukzessiver Approximation zu erstellen. Once kann eine 10-Bit-Konvertierung mit einem 6-Bit-Flash-ADC und einem 6-Bit-DAC erreichen. Der Flash-ADC wird zuerst verwendet, um den Eingangsbereich in 64 Unterbereiche zu unterteilen, woraufhin der DAC den analogen Spannungsbereich des DAC auf den oberen und unteren Wert des Bereichs setzt, in dem er sich befindet (theoretisch könnte man eine 12-Bit-Konvertierung auf diese Weise durchführen, aber Es wäre schwierig, Dinge so genau wie möglich zu bekommen. Daher verwenden IIRC-Hersteller ein Bit mehr für den Flash-ADC, als theoretisch erforderlich wäre.
Supercat

Ein weiterer Ansatz, der möglich wäre, obwohl ich nicht weiß, ob jemand ihn verwendet, wäre es, einen Chip mit mehreren langsameren ADCs zu entwerfen und den Eingang in Intervallen abtasten zu lassen. Man möchte vielleicht 500.000.000 Konvertierungen / Sekunde, muss aber wahrscheinlich innerhalb von 2 ns nach Eingang des Signals keine bestimmte Konvertierung erhalten. Ein Chip mit 10 A / D-Wandlern, von denen jeder 20 ns für eine Umwandlung benötigte, würde gut funktionieren, könnte einfacher zu bauen sein als einer, der eine einzelne Umwandlung in 2 ns durchführen könnte. Ich bin mir jedoch nicht sicher, wie oft dieser Ansatz angewendet wird.
Supercat

9

Jodes, Ihr Kommentar besagt, dass Sie Ihre Antwort erhalten haben, aber die Lösung bietet viel mehr als nur Flash-ADCs. Lesen Sie den Application Note von Agilent: " Techniken zum Erreichen von Oszilloskop-Bandbreiten von mehr als 16 GHz ". Ich habe auf diesem Campus gearbeitet (habe aber keine detaillierten Anwendungserfahrungen vorzuweisen). Agilent in Colorado Springs ist das globale Wissenszentrum für die Multi-Gigahertz-Signalverarbeitung. Sie arbeiteten an einer 32GHz - Lösung für Jahreund fingen gerade an, letztes Jahr zu versenden. Die aktiven Sonden und die Mikroelektronik für die Signalverarbeitung sind äußerst anspruchsvoll. Lesen Sie die gesamte Dokumentbibliothek zu den leistungsstarken DSO- und DSA-Oszilloskopen der Infiniium 90000 X-Serie von Agilent. Google it - die URL ist hässlich und ich bin nicht sicher, ob sie einen permanenten Link zur Bibliotheksseite bietet. Vielleicht möchten Sie auch einen Blick auf die zugehörigen Patente werfen.


8

Oszilloskop-Hersteller werben mit "äquivalenter Abtastrate". Dies ist KEINE Live-Abtastrate. Hierbei handelt es sich um eine Abtastrate, bei der Abtastwerte mehrerer Perioden verwendet und zu verschiedenen Zeitpunkten des Signals abgetastet werden. Wenn Sie diese kombinieren, erhalten Sie eine höhere "äquivalente Abtastrate". Wenn Sie also 100MSPS ADCs haben und dies 10 Mal tun (wirklich schlecht!), Erhalten Sie 1GSPS.

Dies ist schlecht, da davon ausgegangen wird, dass Ihr Signal periodisch ist, was nicht immer der Fall ist.

Was bei einem Oszilloskop wichtig ist, ist die Abtastrate "Einzelaufnahme". Dies ist auch eine Funktion, die Sie wahrscheinlich verwenden (z. B. eine Sprungantwort erfassen) oder eine nicht tanzende Wellenform genauer betrachten. Es gibt einen Hinweis darauf, wozu die Hardware in der Lage ist, und wird nicht von der Software "poliert". Hardware kann verschachtelt werden, dh mit mehreren Hochgeschwindigkeits-ADCs, und die Startkonvertierungssignale können zum richtigen Zeitpunkt gesetzt werden. Dies ist auch der Grund, warum einige Oszilloskope im Einkanalmodus höhere Abtastraten aufweisen als im Zweikanalmodus. Ihre typische PIC18-Serie hat nur einen ADC-Wandler, aber mehrere Kanäle (mit einem analogen MUX).

Außerdem können dedizierte ADC-Chips sehr viel schneller sein. 100MSPS sind nicht allzu umständlich zu finden. Werfen Sie einen Blick hier, National wirbt für diese als Ultrahochgeschwindigkeit. Ich weiß nicht, wie sie genau funktionieren, ich sehe, dass die 3GSPS bereits internes Interleaving verwenden.

http://www.national.com/en/adc/ultra_high_speed_adc.html


Dies verdient mehr Stimmen - DSOs ermöglichen der Marketingabteilung viel zu viel Kreativität bei den Spezifikationen im Vergleich zu analogen Bereichen.
John U

4
Die heutigen kostengünstigen 1-GS / s-Oszilloskope tasten tatsächlich in Echtzeit mit dieser Rate im Einkanalmodus ab - die anderen Antworten erläutern, wie dies durch die Verwendung mehrerer phasenversetzter ADCs mit einer Sample & Hold-Bandbreite weit über ihrer Umwandlungsrate erreicht wird.
Chris Stratton

Ich glaube nicht, dass die technischen Daten so kreativ sind, wie diese Antwort nahelegt. Rigol, um nur ein Beispiel zu nennen, wirbt überhaupt nicht für eine "äquivalente Abtastrate" in ihrem unteren Bereich, weil sie nicht einmal eine zeitlich äquivalente Abtastrate haben. Sie sind sich sehr sicher, dass es sich bei den von ihnen angegebenen Raten um Echtzeit-Raten handelt, und sie vergleichen sich mit den Echtzeit-Raten der Konkurrenz.
Curt J. Sampson

8

Das von Joe erwähnte Rigol 1052E ist ein großartiges Beispiel dafür, wie dies effizient und kostengünstig gemacht werden kann. Es verwendet einen Stapel unabhängiger ADCs, die alle eine langsamere Abtastrate aufweisen, und taktet sie gegeneinander phasenverschoben. Auf diese Weise werden Samples von jedem ADC im Round-Robin-Stil abgerufen.

Offensichtlich muss Ihr Timing außerordentlich genau sein, um dies zu tun, und anscheinend verwendet der 1025E eine PLD, um genau das zu tun - und da auf derselben Platine auch ein FPGA für die Verarbeitung des eingehenden Signals vorhanden ist, scheint die PLD zu funktionieren (das viel weniger leistungsfähig ist, aber ein besser vorhersagbares internes Routing bietet) wurde hinzugefügt, da es Signale mit sehr genauem Timing erzeugen und verarbeiten kann.


3

Sie verschachteln die mehreren Adcs mit Takten, die leicht phasenverschoben sind, und erzielen so die fünffache Abtastrate eines einzelnen Chips. Für ein periodisches Signal gibt es auch einen Trick, den viele moderne Oszilloskope verwenden, nämlich einen Abtasttakt, der zu dem gemessenen Signal phasenverschoben ist, so dass bei aufeinanderfolgenden Abtastungen ein anderer Teil der Wellenform vorliegt abgetastet, obwohl in einem anderen Zyklus dieser Wellenform. Nachdem genügend Abtastwerte entnommen wurden, können sie das Signal rekonstruieren, wenn sie die Grundfrequenz der gemessenen Wellenform bestimmen können (dies ist viel einfacher). Sinn ergeben?

Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.