Wie werden Kreuzungslinien auf Mikrochips implementiert?

Ich habe mir immer vorgestellt, dass die Herstellung von photolithografischen Mikrochips ein 2D-Schichterstellungsprozess ohne Schichtung ist, wodurch ein topologisches Problem für die Schaltung entsteht, wenn Sie oder , was sicherlich für alle nicht trivialen Fälle der Fall wäre Design.$K_{3,3}$$K_5$

Und es gibt Papiere, die über die Herstellung von "3D" -Chips mit mehreren Schichten sprechen, um Platz zu sparen und damit die Verwirrung zu vergrößern.

Ja, das ist traurig, aber das habe ich in der Schule gelernt, ein paar mysteriöse Rätsel. Es ist kein Wunder, dass Menschen Verschwörungstheorien über Außerirdische aufstellen, die uns diese Technologien anbieten.

Wie können wir also komplexe Prozessoren und Chips nur mit einer 2D-Topologie erstellen?

Es stellt sich heraus , dass es sind Schichten, aber die Leute manchmal diejenigen überspringen , wenn darüber reden , wie ein Mikrochip funktioniert.

Der Prozess, der Ebenen einführt, wird als Back End of Line oder BEOL bezeichnet .

Es funktioniert im Grunde so:

• Erstellen Sie die 2D-Chipschicht mithilfe der Fotolithografie
• Tragen Sie eine Isolierschicht auf
• Bohren Sie Löcher in diese Schicht
• Tragen Sie eine leitende Schicht auf, füllen Sie auch die erzeugten Löcher und erstellen Sie Schaltungspfade oder Verbindungen
• Wiederholen Sie diese Schritte so oft wie nötig, und Ihr Herstellungsprozess und möglicherweise andere Überlegungen, wie z. B. das thermische Design, lassen dies zu

Es gab immer mindestens zwei leitende Schichten auf Chips, die zum Leiten von Signalen verwendet werden können - das Silizium selbst und mindestens eine Metallschicht.

In den frühesten Herstellungsprozessen, die nur eine Metallschicht aufwiesen, konnten "Jumper", die das Überqueren von Signalen ermöglichen, entweder durch Diffusion oder Implantation eines leitenden Pfades in das Bulk-Silizium oder durch Erstellen eines Pfades im "Poly" (polykristallines Silizium) erzeugt werden ) Schicht, die in einigen Prozessen für die MOSFET-Gates verwendet wurde. Durchkontaktierungen (Löcher) in der isolierenden Siliziumoxidschicht ließen bei Bedarf Strom zwischen den Schichten fließen.

Moderne Chips, insbesondere Hochleistungs-Logikchips mit hoher Dichte, weisen viele Metall- und Oxidschichten auf - 6 oder 8 oder mehr, ähnlich einer mehrschichtigen Leiterplatte.

Hier ist SEM (Rasterelektronenmikroskopaufnahme), die einen Querschnitt über die Breite einiger Transistoren zeigt.

Die Beschriftungen auf der rechten Seite geben die Funktion / Position im Stapel an. Etiketten auf der linken Seite sind Materialien.

Die schwarze vertikale Struktur, die das Tor mit der 1. Metallschicht verbindet, wird als Kontakt bezeichnet. Es besteht aus einer Titan-Keimschicht, einer TiN-Barriereschicht und einem Wolframpfropfen.

Zwischenschicht-Via zwischen M !, M2, M3 und M4 sind nicht dargestellt.

Als Bonus hat diese Struktur etwas sehr Ungewöhnliches. Kann jemand sagen, was es ist? Antwort in den Kommentaren.