PCB, Pads mit Löchern, aber mit unterschiedlichen Netzen oben und unten

11

Ich brauche Pads mit Löchern in der Leiterplatte, aber die Ober- und Unterseite der Pads müssen unterschiedliche Netze haben, dh die Ober- und Unterseite müssen isoliert sein. Hier ist das Bild Geben Sie hier die Bildbeschreibung ein
Ist dies für die Leiterplattenhersteller möglich? Wenn ja, wie gestalte ich das in Altium?

— zud
quelle

Interessante Frage. Wenn Sie Ihre eigene doppelseitige Leiterplatte herstellen würden, wäre dies der Standardzustand - Durchkontaktierungen, die nicht durchzogen sind. Ich glaube, es ist die Reihenfolge der Lochbohrungen. Bohren Sie X-Löcher, plattieren Sie und bohren Sie die restlichen.

— Carveone

@carveone Aber Vias haben Pads mit dem gleichen Netz in allen Schichten, dies nicht.

— Jenny

Ja. Das stimmt - Sie würden dadurch Fehler bekommen. Ich habe nur mehr über den Herstellungsprozess nachgedacht als über den PCB-Designprozess!

— Carveone

2

Ich habe die Frage ein paar Mal gelesen und gesehen, was Sie wollen. Was genau ist der Sinn davon?

— Matt Young

1

Es hört sich so an, als ob Sie vorhaben, die Abschirmung auf eine Seite der Platine und den Innenleiter auf die andere Seite zu verlöten, was im Grunde wie ein Albtraum für Montage (und Zuverlässigkeit) klingt. Haben Sie darüber nachgedacht, die Pads einfach an den Rand der Platine zu bringen (keine Löcher) und dort zu löten? Ich habe tatsächlich so etwas in bestimmten Kabelbaugruppen gesehen.

— Dave Tweed

10

Ich sehe keinen Grund, warum Sie keinen Footprint mit überlagerten Pads oben und unten erstellen können, die zu verschiedenen Pins führen. Geben Sie einfach das Loch als nicht plattiert an. Wenn Sie vermeiden, eines der Löcher zu bohren (machen Sie es zu einem SMT-Pad), können Sie möglicherweise alle DRC-Fehler mit wenig Aufwand vermeiden (andernfalls kann es zu Beschwerden kommen, dass die beiden gebohrten Löcher nicht genügend Spiel haben).

Altium versteht definitiv, dass Pads übereinander, die durch ein nicht plattiertes Loch getrennt sind, nicht verbunden sind.

Bearbeiten: Es scheint dies nur zu verstehen, wenn das nicht plattierte Loch Teil eines einzelnen Pads ist. Andernfalls glaubt es, dass sie verbunden sind, auch mit einem nicht plattierten Loch.

Ich habe dies mit einem einfachen Pad oben und einem Multilayer unten versucht, einem nicht plattierten Loch und einem Padstack, die so bearbeitet wurden, dass nur unten Kupfer vorhanden ist, und es gibt trotz des nicht plattierten Lochs immer noch einen Kurzschlussfehler bei der DRC-Prüfung. Die 3D-Ansicht zeigt, dass das Kupfer nicht vorhanden ist, sodass die DRC von Altium es nicht erfasst.

— Spehro Pefhany
quelle

1

In Bezug auf Ihre fabelhafte Frage gibt es vielleicht einige, die keine unbeschichteten Löcher machen oder eine Prämie verlangen, aber alle Orte, mit denen ich zu tun habe, haben kein Problem damit. Die Standardeinstellung für den Ausgabeauftrag besteht darin, beide Lochtypen in einer einzelnen Bohrdatei mit den Kommentaren TYPE = PLATED und; TYPE = NON_PLATED in der Werkzeugliste zu kombinieren.

— Spehro Pefhany

Ja, ich werde die Leiterplatte mfr fragen. vor der Bestellung. Für den Footprint habe ich SMD-Pads auf die obere und untere Schicht gelegt und ein Loch darauf gelegt. Jetzt erhalte ich Fehler in der Kurzschlussbeschränkung und in der Abstandsbeschränkung in der DRC zwischen den Pads und dem Loch. Kann ich diese Fehler ignorieren?

— zud

1

Ich denke, Sie sollten die Regeln ändern, damit die Fehler verschwinden, bis auf eine mögliche Warnung vor nicht plattierten Löchern. Mit solchen Dingen ist eine gewisse Verrücktheit verbunden - die Polygon-Güsse mögen es zum Beispiel nicht.

— Seien

Okay, ein anderer Gedanke kam mir - die Komponente als "Netzbindung" (im schematischen Symbol) zu kennzeichnen, markiert sie so, dass der einzige DRC-Kommentar eine Warnung vor nicht verifizierten Netzbindungen ist (keine Fehler). Autoroute funktioniert sogar. Polygon-Güsse meiden die Pads jedoch immer noch zu Unrecht, weshalb Vorsicht geboten ist.

— Spehro Pefhany

4

Zusätzlich zu den anderen Antworten können Sie Probleme haben, unabhängig davon, was Sie in Ihrer Software tun können, wenn Sie Ihr Board fabrizieren lassen. Einige Geschäfte interpretieren Kupfer am Rand oder unter einem Loch als plattiertes Loch. OSHPark zum Beispiel macht das so. Sie müssen darauf achten, dass die Kupferschichten die Ränder des Lochs nicht schneiden und einen winzigen Rand hinterlassen.

Wenn die Fabrik ein anderes System hat, das anzeigt, welche Ganzen plattiert sind und welche nicht, dann sind Sie frei zu Hause.

Andernfalls könnten Sie ein Loch, das viel kleiner ist als das, was Sie benötigen, in die Stelle stecken, die Beschichtung ignorieren und es selbst auf die richtige Größe aufreiben.

— Whatsisname
quelle

2

Ich werde hinzufügen, dass Sie in Eagle Befestigungslöcher hinzufügen können, die keine elektrische Verbindung zwischen den verschiedenen Schichten in einer Platine oder in einem Paket haben.

LOCH - Funktion Fügen Sie einem Brett oder Paket ein Bohrloch hinzu.

Board Houses können dies tun, aber Sie sollten sich vor der Bestellung bei ihnen erkundigen.

— Carveone
quelle

1

Das ist im Grunde ein nicht plattiertes Loch, das durch zwei Oberflächenmontage-Pads gebohrt wird. Ja, es ist möglich herzustellen, kann aber zusätzliche Kosten verursachen, da dies in einem separaten Herstellungsschritt erfolgt. Nach allem, was ich gesehen habe, bleibt an den Seiten des Lochs blankes Kupfer zurück (keine große Sache).

In Altium wird es wahrscheinlich DRC-Fehler verursachen, die Sie ignorieren können.

— venny
quelle