Warum sind zwei NICHT-Tore in Reihe geschaltet?


28

Ich habe mir kürzlich die Datenblätter für den 74HC139- IC angesehen, um festzustellen , ob sie für mein Projekt geeignet sind, und bin auf das folgende Logikdiagramm gestoßen, das mir ein wenig merkwürdig vorkommt:

schematisch

simulieren Sie diese Schaltung - Schaltplan erstellt mit CircuitLab

Für jeden der Eingänge Yn gibt es zwei NICHT-Gatter nach dem NAND-Gatter mit drei Eingängen; Ich verstehe nicht, warum dies notwendig ist, wie uns die einfache boolesche Logik sagt:

A¯¯AA{TRUE,FALSE}

Daher gehe ich davon aus, dass es einen elektronischen Grund gibt, warum sich vor dem Ausgang zwei Wechselrichter befinden? Ich habe noch nie zuvor Gates mit der Bezeichnung Inverting Buffer gehört, und diese isolieren angeblich den Stromkreis vor und nach dem Einschalten. Ich kann jedoch nicht behaupten, dass ich die Verwendung dieses Gates verstehe.

Antworten:


27

Mögliche Gründe:

  1. Lastverteilung
    • Der Fahrer von A hat eine unbekannte Anzahl von Fan-Outs zu fahren. Das Auffächern innerhalb des Stromkreises und die von ihm verursachten parasitären Störungen können für die spezifischen Stromkreise berechnet werden, aber wir kennen die anderen Stromkreise, an die der Treiber angeschlossen ist, nicht. Im Wesentlichen werden die Wechselrichter als Pufferäquivalent verwendet. und helfen, den Parasiten zu verwalten.
  2. Timing und Gesamtstrom
    • Um die Übergangsstörung zu verringern, können die Wechselrichter des zweiten Zustands für einen schnelleren Übergangsschalter dimensioniert werden. Dadurch wird der Eingang des NAND-Gatters fast zur gleichen Zeit aktualisiert. Wenn sich die Eingänge weniger periodisch ändern, können Strom gespart und Übergangsstörungen reduziert werden.
  3. Signalverstärkung und Leistung
    • Sagen wir VDD = 1.2V, aber der Eingang ist 0.9V. Der Eingang ist immer noch eine logische 1, wird jedoch als schwach eingestuft, wodurch langsamer geschaltet wird und mehr Leistung verbraucht wird. Die ersten Wechselrichter können so dimensioniert werden, dass sie Übergänge besser handhaben und die Spannung für den Rest des Designs vorhersehbarer ist.
    • Es besteht auch die Möglichkeit der Änderung des Spannungsbereichs. In diesem Fall können die Wechselrichter im ersten Zustand als Tiefsetzer fungieren, z. B. eine 5-V-Eingangsdomäne in eine 2-V-Domäne.
  4. Beliebige Kombination der oben genannten

Vielen Dank für Ihre gründliche Antwort, aber was meinen Sie mit dem "Parasiten" ?
Thomas Russell

2
Parasitär kann durch Kapazitäten , Widerstände und Induktivitäten verursacht werden . Sie sind nicht Teil der beabsichtigten Konstruktion und sind eine verursachte Geräte- / Materialphysik.
Greg

10

Die Zeit, die ein Gate zum Schalten benötigt, hängt von der Menge der zu steuernden kapazitiven Last, der Größe der Transistoren und der Anzahl der in Reihe geschalteten Transistoren ab. Ein Inverter besteht aus einem NFET (N-Kanal-Feldeffekttransistor) und einem PFET (P-Kanal-FET); Ein NAND-Gatter mit drei Eingängen hat drei parallele PFETs und drei in Reihe geschaltete NFETs. Damit ein NAND-Gatter mit 3 Eingängen einen Ausgang so schnell auf L-Pegel schaltet, wie es ein Inverter könnte, drei Eingängen L-Pegel schaltet müsste jeder der drei NFETs dreimal so groß sein wie der einzelne NFET eines Inverters.

Für einen kleinen Chip wie diesen sind die einzigen Transistoren, die eine signifikante Last ansteuern müssen, diejenigen, die an Ausgangspins angeschlossen sind. Bei Verwendung von vier von Wechselrichtern angesteuerten Ausgängen sind vier große PFETs und vier große NFETs sowie eine Reihe kleinerer erforderlich. Wenn man den NFETs eine Fläche von "1" zuordnet, würden die PFETs wahrscheinlich eine Fläche von ungefähr 1,5 haben (P-Kanal-Material funktioniert nicht so gut wie N-Kanal), was einer Gesamtfläche von ungefähr 10 entspricht Da die Ausgänge direkt über NAND-Gatter angesteuert wurden, müssten zwölf große PFETs (Gesamtfläche 18) und zwölf große NFETs (Gesamtfläche 36) für eine Gesamtfläche von etwa 54 verwendet werden. Hinzu kommen jeweils 20 kleine NFETs und 20 kleine PFETs [12] für das NAND und jeweils 8 für Inverter] reduziert die Schaltung die von großen Transistoren beanspruchte Fläche um 44 Einheiten - mehr als 80%!

Obwohl es einige Fälle gibt, in denen ein Ausgangspin direkt von einem anderen "Logikgatter" als einem Inverter angesteuert wird, erhöht das Ansteuern von Ausgängen auf diese Weise die für Ausgangstransistoren erforderliche Fläche erheblich; Dies lohnt sich in der Regel nur in Fällen, in denen z. B. ein Gerät zwei Stromversorgungseingänge hat und seine Leistung auch dann niedrig halten muss, wenn nur eine Stromversorgung funktioniert.


7

Wenn das NAND-Gatter auf offensichtliche Weise hergestellt wird (drei parallele Transistoren zu GND und drei Serientransistoren zu Vdd), hat es eine niedrige Source-Fähigkeit, die Übergänge sind nicht scharf und die Verzögerungszeit ist von der Lastkapazität abhängig. Durch Hinzufügen eines Puffers (oder zweier Puffer, um die Logik wiederherzustellen) werden alle diese Probleme behoben.

Hier ist ein typischer ungepufferter Wechselrichter (Schema so) ...

Bildbeschreibung hier eingeben

Die Übertragungsfunktion (Ausgabe gegen Eingabe in Zeile (1)) sieht folgendermaßen aus:

Bildbeschreibung hier eingeben

Mit einem Puffer kommt die Linie (1) einer quadratischen Form viel näher. (Die zweite Linie ist der Strom, der gezogen wird).


5

Das ist albern, wenn Sie nur versuchen, die Logik eines Chips zu kommunizieren. Wahrscheinlich ist es so gezeichnet, weil es intern einige Pufferstufen gibt. Die internen Tore sind wahrscheinlich sehr klein mit wenig Antriebsfähigkeit. Signale, die nach draußen gehen, müssen einen Puffer durchlaufen, der viel mehr Strom liefern und aufnehmen kann. Irgendwie scheint dieses Implementierungsdetail es in die logische Beschreibung geschafft zu haben, wo es nicht hingehört. Die Logik wäre dieselbe, wenn die beiden Wechselrichter in Reihe durch einen Draht ersetzt würden. Dann sollte es eine Gesamtgeschwindigkeit und eine aktuelle Antriebsspezifikation für die Ausgänge geben. Sie können sich auch langsamere und leistungsstärkere NAND-Gatter vorstellen.


2
Das Datenblatt beschreibt die typische Laufzeitverzögerung in "Verzögerungseinheiten" (z. B. "5 Verzögerungen" von Auswahl bis Ausgabe). Ich stelle mir vor, dies ist der Grund, warum sie das Logikdiagramm so zeichnen (um zu visualisieren, was die Verzögerungen selbst verursacht).
Schamtam

Wenn die NAND-Gatter den Ausgang direkt ansteuerten, könnte man sich fragen, ob die Geschwindigkeit der ansteigenden Flanke von der Anzahl der niedrigen NAND-Eingänge beeinflusst wird. Ebenso könnte man sich fragen, ob die Schaltschwelle von den Zuständen anderer Eingänge beeinflusst wird, wenn einige NAND-Eingänge direkt mit den Eingangsanschlüssen verbunden sind. Wenn jeder Eingang einen Wechselrichter speist und jeder Ausgang von einem Wechselrichter gespeist wird, ist es unwahrscheinlich, dass solche Effekte in nennenswertem Maße auftreten.
Supercat

@supe: Ich erwarte nicht, dass Logikdiagramme in Datenblättern genau die Logik sind, die auf dem Chip dargestellt ist, sondern nur, um mir konzeptionell zu zeigen, was der Chip tut. Viele Datenblätter kommen sogar direkt heraus und sagen das. Sofern in einem Datenblatt nicht ausdrücklich das Gegenteil vermerkt ist, würde ich davon ausgehen und daher keine Annahmen über Geschwindigkeit, Laufwerksstufe und dergleichen machen, die über die Zahlen im Datenblatt hinausgehen.
Olin Lathrop

3

Dies scheint zwar sinnlos zu sein, hat aber praktische Anwendung. Dies verstärkt das schwache Ausgangssignal. Der Pegel bleibt unverändert, aber die vollen Stromquellen- oder -senkungsfähigkeiten des endgültigen Wechselrichters stehen zur Verfügung, um bei Bedarf einen Lastwiderstand zu steuern


3

In der Vergangenheit wurde eine solche Anordnung für eine Verzögerung verwendet.


6
Der Einblick, den Sie gepostet haben, ist nützlich. Gleichzeitig würde ein kurzer Beitrag wie dieser besser als Kommentar als als Antwort funktionieren.
Nick Alexeev
Durch die Nutzung unserer Website bestätigen Sie, dass Sie unsere Cookie-Richtlinie und Datenschutzrichtlinie gelesen und verstanden haben.
Licensed under cc by-sa 3.0 with attribution required.