sysfs
for d in /sys/devices/system/cpu/cpu0/cache/index*;
do tail -c+1 $d/{level,type,size}
echo
done
Gibt:
==> /sys/devices/system/cpu/cpu0/cache/index0/level <==
1
==> /sys/devices/system/cpu/cpu0/cache/index0/type <==
Data
==> /sys/devices/system/cpu/cpu0/cache/index0/size <==
32K
==> /sys/devices/system/cpu/cpu0/cache/index1/level <==
1
==> /sys/devices/system/cpu/cpu0/cache/index1/type <==
Instruction
==> /sys/devices/system/cpu/cpu0/cache/index1/size <==
32K
==> /sys/devices/system/cpu/cpu0/cache/index2/level <==
2
==> /sys/devices/system/cpu/cpu0/cache/index2/type <==
Unified
==> /sys/devices/system/cpu/cpu0/cache/index2/size <==
256K
==> /sys/devices/system/cpu/cpu0/cache/index3/level <==
3
==> /sys/devices/system/cpu/cpu0/cache/index3/type <==
Unified
==> /sys/devices/system/cpu/cpu0/cache/index3/size <==
8192K
getconf
getconf -a | grep CACHE
gibt:
LEVEL1_ICACHE_SIZE 32768
LEVEL1_ICACHE_ASSOC 8
LEVEL1_ICACHE_LINESIZE 64
LEVEL1_DCACHE_SIZE 32768
LEVEL1_DCACHE_ASSOC 8
LEVEL1_DCACHE_LINESIZE 64
LEVEL2_CACHE_SIZE 262144
LEVEL2_CACHE_ASSOC 8
LEVEL2_CACHE_LINESIZE 64
LEVEL3_CACHE_SIZE 20971520
LEVEL3_CACHE_ASSOC 20
LEVEL3_CACHE_LINESIZE 64
LEVEL4_CACHE_SIZE 0
LEVEL4_CACHE_ASSOC 0
LEVEL4_CACHE_LINESIZE 0
Oder für eine einzelne Ebene:
getconf LEVEL2_CACHE_SIZE
Das Coole an dieser Schnittstelle ist, dass sie nur ein Wrapper um die POSIX sysconf
C-Funktion ist (Cache-Argumente sind Nicht-POSIX-Erweiterungen) und daher auch aus C-Code verwendet werden kann.
Getestet in Ubuntu 16.04.
x86-CPUID-Anweisung
Die CPUID x86-Anweisung bietet auch Cache-Informationen und kann vom Benutzerland direkt aufgerufen werden: https://en.wikipedia.org/wiki/CPUID
glibc scheint diese Methode für x86 zu verwenden. Ich habe nicht durch schrittweises Debuggen / Anweisungsverfolgung bestätigt, aber die Quelle für 2.28 sysdeps/x86/cacheinfo.c
macht das:
__cpuid (2, eax, ebx, ecx, edx);
TODO erstellen Sie ein minimales C-Beispiel, das jetzt faul ist und gefragt wird: /programming/14283171/how-to-receive-l1-l2-l3-cache-size-using-cpuid-instruction-in-x86
ARM verfügt außerdem über einen architekturdefinierten Mechanismus zum Ermitteln von Cache-Größen über Register wie das Cache Size ID Register (CCSIDR). Eine Übersicht finden Sie im ARMv8-Programmierhandbuch 11.6 "Cache- Erkennung ".