Wie erstelle ich ein einfaches Makefile für gcc unter Linux?

Ich habe drei Dateien: program.c, program.hund headers.h.

program.cbeinhaltet program.hund headers.h.

Ich muss dies unter Linux mit dem gcc- Compiler kompilieren. Ich bin mir nicht sicher, wie ich das machen soll. Netbeans hat eine für mich erstellt, aber sie ist leer.

Interessanterweise wusste ich nicht, dass make standardmäßig den C-Compiler verwenden würde, wenn Regeln für Quelldateien festgelegt wurden.

Eine einfache Lösung, die einfache Makefile-Konzepte demonstriert, wäre:

HEADERS = program.h headers.h

default: program

program.o: program.c $(HEADERS)
    gcc -c program.c -o program.o

program: program.o
    gcc program.o -o program

clean:
    -rm -f program.o
    -rm -f program

(Denken Sie daran, dass make eine Registerkarte anstelle einer Leerzeicheneinrückung erfordert. Korrigieren Sie dies daher beim Kopieren.)

Um jedoch mehr C-Dateien zu unterstützen, müssten Sie für jede neue Regeln erstellen. So verbessern:

HEADERS = program.h headers.h
OBJECTS = program.o

default: program

%.o: %.c $(HEADERS)
    gcc -c $< -o $@

program: $(OBJECTS)
    gcc $(OBJECTS) -o $@

clean:
    -rm -f $(OBJECTS)
    -rm -f program

Ich habe versucht, dies so einfach wie möglich zu gestalten, indem ich Variablen wie $ (CC) und $ (CFLAGS) weggelassen habe, die normalerweise in Makefiles angezeigt werden. Wenn Sie daran interessiert sind, das herauszufinden, hoffe ich, dass ich Ihnen einen guten Start gegeben habe.

Hier ist das Makefile, das ich gerne für die C-Quelle verwende. Fühlen Sie sich frei, es zu benutzen:

TARGET = prog
LIBS = -lm
CC = gcc
CFLAGS = -g -Wall

.PHONY: default all clean

default: $(TARGET)
all: default

OBJECTS = $(patsubst %.c, %.o, $(wildcard *.c))
HEADERS = $(wildcard *.h)

%.o: %.c $(HEADERS)
    $(CC) $(CFLAGS) -c $< -o $@

.PRECIOUS: $(TARGET) $(OBJECTS)

$(TARGET): $(OBJECTS)
    $(CC) $(OBJECTS) -Wall $(LIBS) -o $@

clean:
    -rm -f *.o
    -rm -f $(TARGET)

Es verwendet die Platzhalter- und Patsubst-Funktionen des Dienstprogramms make, um automatisch .c- und .h-Dateien in das aktuelle Verzeichnis aufzunehmen. Wenn Sie also neue Codedateien zu Ihrem Verzeichnis hinzufügen, müssen Sie das Makefile nicht aktualisieren. Wenn Sie jedoch den Namen der generierten ausführbaren Datei, Bibliotheken oder Compiler-Flags ändern möchten, können Sie einfach die Variablen ändern.

Verwenden Sie in beiden Fällen bitte keine automatische Konfiguration. Ich flehe dich an! :) :)

Zum Beispiel sollte dieses einfache Makefile ausreichen:

CC = gcc 
CFLAGS = -Wall

alle: Programm
Programm: program.o
program.o: program.c program.h headers.h

reinigen:
    rm -f program program.o
run: program
    ./Programm

Beachten Sie, dass <tab>nach dem Reinigen und Ausführen in der nächsten Zeile Leerzeichen stehen müssen.

UPDATE Kommentare unten angewendet

all: program
program.o: program.h headers.h

reicht. der Rest ist implizit

Die einfachste make-Datei kann sein

all : test

test : test.o
        gcc -o test test.o 

test.o : test.c
        gcc -c test.c

clean :
        rm test *.o

Abhängig von der Anzahl der Header und Ihren Entwicklungsgewohnheiten möchten Sie möglicherweise gccmakedep untersuchen. Dieses Programm überprüft Ihr aktuelles Verzeichnis und fügt am Ende des Makefiles die Header-Abhängigkeiten für jede .c / cpp-Datei hinzu. Dies ist übertrieben, wenn Sie 2 Header und eine Programmdatei haben. Wenn Sie jedoch mehr als 5 kleine Testprogramme haben und einen von 10 Headern bearbeiten, können Sie make vertrauen, um genau die Programme neu zu erstellen, die durch Ihre Änderungen geändert wurden.